简单乘法器和除法器的FPGA设计

乘法器的设计思想，其实就是把乘法还原成加法来实现。注意一点，就是进入乘法器的数据和结果数据，要在正确的时间提取。乘法不能过快，要慢于计算周期。简单除法的思想，就是将除法，还原为减法的过程。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件       4180  2019-03-21 20:27  简单乘法器和除法器的FPGA设计\serial_multplier.v

     文件       2978  2019-03-23 13:04  简单乘法器和除法器的FPGA设计\simple_divider.v

     文件       2104  2019-03-21 20:30  简单乘法器和除法器的FPGA设计\test_for_ser_mul.v

     文件       2042  2019-03-23 12:38  简单乘法器和除法器的FPGA设计\test_for_simple_divider.v

     文件     529180  2019-03-23 13:02  简单乘法器和除法器的FPGA设计\简单乘法器和除法器的FPGA设计.pdf

     文件      35646  2019-03-23 12:43  简单乘法器和除法器的FPGA设计\简单除法设计1.png

     目录          0  2019-03-23 13:03  简单乘法器和除法器的FPGA设计

----------- ---------  ---------- -----  ----

               576130                    7