资源简介
最新的SHA-3 verilog HDL实现代码,基于-Keccak算法。2012年10月2日,期盼已久的SHA-3获胜算法终于揭开了她的面纱,她就是Keccak算法!Keccak算法由意法半导体的Guido Bertoni、Joan Daemen(AES算法合作者)和Gilles Van Assche,以及恩智浦半导体的Michaël Peeters联合开发。NIST计算机安全专家Tim Polk说,Keccak的优势在于它与SHA-2设计上存在极大差别,适用于SHA-2的攻击方法将不能作用于Keccak
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 14641 2018-12-31 19:44 \sha3.rar
文件 36 2018-12-31 19:44 \no.txt
----------- --------- ---------- ----- ----
文件 14641 2018-12-31 19:44 \sha3.rar
文件 36 2018-12-31 19:44 \no.txt
- 上一篇:梯度迭代算法
- 下一篇:zw_winsdk_web.zip
相关资源
- 改进的Booth算法单精度浮点乘法器源码
- log2and10.sv
- MIPS五级流水线的verilog实现
- ad采样 Verilog
- FPGA的直方图均衡化Verilog代码
- 电梯的verilog代码
- VERILOG实现的4位 ALU 模块实现 5种运算
- I2C slaver 从机 Verilog代码实现
- H.264解码器verilog源代码
- 任意分频的verilog 语言实现(占空比
- 用verilog实现除法器(两种方法
- 正弦波波形数据正弦波周期为2pi,采
- i2c_master verilog源码与testbench
- 使用Verilog编写的脉冲信号延时模块
- SPI Master.zip
- 同步复位十位计数器verilog HDL语言程序
- 模为十的计数器(verilog HDL)
- NAND FLASH 控制器源码verilog
- FT245RL verilog驱动
- Verilog HDL 七段数码管倒计时效果
- Verilog HDL交通灯设计
- Verilog可综合与不可综合语句汇总
- verilog 学习
- nand flash coontroller 程序verilog
- 基于verilog语言的8位CPU设计
- 用verilog语言写的CPU,支持外部中断与
- 一个简单双核CPU的verilog实现加中断、
- 基于FPGA的2FSK调制器的实现--大学作业
- 8B10B代码Verilog
- ISE仿真教程
评论
共有 条评论