资源简介
基于Verilog的奇偶分频器设计源码及对应的testbench，供大家一起学习。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1458 2018-08-03 11:23 divider.v
文件 319 2018-07-29 12:41 divider_tb.v
----------- --------- ---------- ----- ----
文件 1458 2018-08-03 11:23 divider.v
文件 319 2018-07-29 12:41 divider_tb.v
- 上一篇：vue仿拼多多教程
- 下一篇：用FPGA实现16位矩阵键盘键值在数码管的显示
相关资源
- 用FPGA实现16位矩阵键盘键值在数码管
- 基于verilog的CMI编码实现
- 基于Verilog的FPGA步进电机控制
- Verilog HDL实现洗衣机功能
- MAC芯片LAN91C111 verilog源码
- 基于FPGA的PSK调制
- 基于FPGA的移位寄存器实现
- DDS信号发生器详细教程和verilog代码
- 十字路口的交通灯控制 Verilog代码详细
- verilog语言实现电子琴
- 基于FPGAVerilog HDL16*16点阵显示字符
- 基于QuartusII的交通灯设计EDA实验（V
- 基于FPGA的数字信号发生器设计
- 基于FPGA的GPS实现
- 基于FPGA的音频输出
- 一种基于FPGA的数字秒表设计方法
- FPGA常用通信总线IIC Verilog代码
- SHA-3 verilogHDL实现
- FPGA USB 2.0 IP核工程
- FPGA 键盘实现
- 简单乘法器和除法器的FPGA设计
- 改进的Booth算法单精度浮点乘法器源码
- DMD驱动板设计/FPGA
- log2and10.sv
- 基于MIPS架构的单周期CPU设计
- MIPS五级流水线的verilog实现
- fpga电子密码锁开题报告
- ad采样 Verilog
- 基于FPGA的红外图像处理系统设计_谢越
- FPGA的直方图均衡化Verilog代码
川公网安备 51152502000135号
评论
共有 条评论