资源简介
基于Verilog的奇偶分频器设计源码及对应的testbench，供大家一起学习。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1458 2018-08-03 11:23 divider.v
文件 319 2018-07-29 12:41 divider_tb.v
----------- --------- ---------- ----- ----
文件 1458 2018-08-03 11:23 divider.v
文件 319 2018-07-29 12:41 divider_tb.v
- 上一篇：vue仿拼多多教程
- 下一篇：用FPGA实现16位矩阵键盘键值在数码管的显示
相关资源
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程（k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识？
- 数字频率合成dds正弦波基于FPGA的DDS产
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE，和
- FPGA在步进电机驱动上的应用实例及代
- 硬件课程设计—流水灯（quartus软件
- Verilog按键代码
- verilog的PCI源代码，非常详细，顶层模
- fpga实现频率测量
- FPGA开发-ChipScope教程
- 红外循迹小车VHDL程序
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 一种抗SEU存储器电路的FPGA设计
- Cyclone 10LP Remote Update Intel FPGA IP 官方工
- nRF24L01无线模块在单片机与FPGA上的应
- 基于FPGA多协议转换网关设计
- 基于VGA的Flappy Bird的Verilog实现（源码
- fpga数字钟
川公网安备 51152502000135号
评论
共有 条评论