资源简介
仿真已经有结果，module Lcd12864(//针对型号为RT12864-S
input Sys_Clk,
input Rst,
output reg LCD_RS,
output LCD_RW,
output LCD_E,
output reg [7:0]LCD_Data
// output PSB//串并控制端口,H为并行，L为串行,直接接5v
// output LCD_Rst,//液晶的复位端口，低电平有效
代码片段和文件信息
- 上一篇：DELL T410 6ir阵列驱动 亲测
- 下一篇：小风破解-破解版.rar
相关资源
- 四位串行进位加法器
- STC89C52RC 智能家居设计（GSM+人体红外
- FPGA实现的联通区识别算法Verilog源代码
- 基于Verilog的低功耗矩阵键盘扫描设计
- 用FPGA实现16位矩阵键盘键值在数码管
- 奇偶分频器设计源码及testbench
- 基于verilog的CMI编码实现
- 基于Verilog的FPGA步进电机控制
- Verilog HDL实现洗衣机功能
- MAC芯片LAN91C111 verilog源码
- DDS信号发生器详细教程和verilog代码
- 十字路口的交通灯控制 Verilog代码详细
- verilog语言实现电子琴
- 基于FPGAVerilog HDL16*16点阵显示字符
- 基于QuartusII的交通灯设计EDA实验（V
- LCD12864显示波形程序
- FPGA常用通信总线IIC Verilog代码
- SHA-3 verilogHDL实现
- 基于stm32碰撞球游戏仿真设计程序源码
- 改进的Booth算法单精度浮点乘法器源码
- log2and10.sv
- MIPS五级流水线的verilog实现
- ad采样 Verilog
- FPGA的直方图均衡化Verilog代码
- 电梯的verilog代码
- VERILOG实现的4位 ALU 模块实现 5种运算
- I2C slaver 从机 Verilog代码实现
- H.264解码器verilog源代码
- 任意分频的verilog 语言实现（占空比
- 用verilog实现除法器（两种方法
川公网安备 51152502000135号
评论
共有 条评论