除法器的Verilog实现

包含有符号除法器以及无符号除法器的Verilog源码，同时带有tb文件用于仿真测试，在Vivado和Modelsim上验证通过

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件       2361  2018-04-01 09:37  DIV\DIV.v

     文件       1756  2018-04-01 09:55  DIV\DIV_tb.v

     文件       2174  2018-03-31 11:23  DIVU\DIVU.v

     文件       1762  2018-03-31 11:08  DIVU\DIVU_tb.v

     目录          0  2018-12-07 23:46  DIV

     目录          0  2018-12-07 23:46  DIVU

----------- ---------  ---------- -----  ----

                 8053                    6