资源简介
使用verilog语言,实现add sub or sw lw beq j七条指令的多周期CPU设计代码以及相关文档、测试文件。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 250 2018-05-18 16:47 multicycle-verilog-wxt\Main-verilog\ADR.v
文件 516 2018-05-18 20:59 multicycle-verilog-wxt\Main-verilog\ALU.v
文件 255 2018-05-18 16:49 multicycle-verilog-wxt\Main-verilog\ALUoutDR.v
文件 250 2018-05-18 16:48 multicycle-verilog-wxt\Main-verilog\BDR.v
文件 910 2018-05-18 17:13 multicycle-verilog-wxt\Main-verilog\ControlUnit.v
文件 642 2018-05-18 17:25 multicycle-verilog-wxt\Main-verilog\cpu_tb.v
文件 900 2018-05-18 17:03 multicycle-verilog-wxt\Main-verilog\DataMEM.v
文件 270 2018-05-18 16:52 multicycle-verilog-wxt\Main-verilog\DataSelector_2to1.v
文件 326 2018-05-18 20:06 multicycle-verilog-wxt\Main-verilog\DataSelector_2to1_sa.v
文件 451 2018-05-18 16:53 multicycle-verilog-wxt\Main-verilog\DataSelector_3to1.v
文件 513 2018-05-18 16:55 multicycle-verilog-wxt\Main-verilog\DataSelector_4to1.v
文件 251 2018-05-18 16:50 multicycle-verilog-wxt\Main-verilog\DBDR.v
文件 363 2018-05-18 17:09 multicycle-verilog-wxt\Main-verilog\DFlipFlop.v
文件 3193 2018-05-19 23:16 multicycle-verilog-wxt\Main-verilog\InstructionMEM.v
文件 366 2018-05-18 16:51 multicycle-verilog-wxt\Main-verilog\IR.v
文件 2216 2018-05-18 17:17 multicycle-verilog-wxt\Main-verilog\Main.v
文件 1552 2018-05-18 17:10 multicycle-verilog-wxt\Main-verilog\NextState.v
文件 3176 2018-05-18 20:08 multicycle-verilog-wxt\Main-verilog\OutputFunc.v
文件 583 2018-05-18 20:07 multicycle-verilog-wxt\Main-verilog\PC.v
文件 193 2018-05-18 16:58 multicycle-verilog-wxt\Main-verilog\PCAddFour.v
文件 262 2018-05-18 17:14 multicycle-verilog-wxt\Main-verilog\PCAddImm.v
文件 389 2018-05-18 16:59 multicycle-verilog-wxt\Main-verilog\PCJump.v
文件 738 2018-05-18 17:01 multicycle-verilog-wxt\Main-verilog\RegFile.v
文件 688 2018-05-18 17:23 multicycle-verilog-wxt\Main-verilog\SignExtend.v
文件 133 2018-06-09 16:00 multicycle-verilog-wxt\Main-verilog\transcript
目录 0 2018-06-23 21:06 multicycle-verilog-wxt\Main-verilog
目录 0 2018-06-23 21:06 multicycle-verilog-wxt
文件 595011 2018-06-29 21:05 multicycle-verilog-wxt\multicycle.docx
----------- --------- ---------- ----- ----
614397 28
............此处省略1个文件信息
----------- --------- ---------- ----- ----
文件 250 2018-05-18 16:47 multicycle-verilog-wxt\Main-verilog\ADR.v
文件 516 2018-05-18 20:59 multicycle-verilog-wxt\Main-verilog\ALU.v
文件 255 2018-05-18 16:49 multicycle-verilog-wxt\Main-verilog\ALUoutDR.v
文件 250 2018-05-18 16:48 multicycle-verilog-wxt\Main-verilog\BDR.v
文件 910 2018-05-18 17:13 multicycle-verilog-wxt\Main-verilog\ControlUnit.v
文件 642 2018-05-18 17:25 multicycle-verilog-wxt\Main-verilog\cpu_tb.v
文件 900 2018-05-18 17:03 multicycle-verilog-wxt\Main-verilog\DataMEM.v
文件 270 2018-05-18 16:52 multicycle-verilog-wxt\Main-verilog\DataSelector_2to1.v
文件 326 2018-05-18 20:06 multicycle-verilog-wxt\Main-verilog\DataSelector_2to1_sa.v
文件 451 2018-05-18 16:53 multicycle-verilog-wxt\Main-verilog\DataSelector_3to1.v
文件 513 2018-05-18 16:55 multicycle-verilog-wxt\Main-verilog\DataSelector_4to1.v
文件 251 2018-05-18 16:50 multicycle-verilog-wxt\Main-verilog\DBDR.v
文件 363 2018-05-18 17:09 multicycle-verilog-wxt\Main-verilog\DFlipFlop.v
文件 3193 2018-05-19 23:16 multicycle-verilog-wxt\Main-verilog\InstructionMEM.v
文件 366 2018-05-18 16:51 multicycle-verilog-wxt\Main-verilog\IR.v
文件 2216 2018-05-18 17:17 multicycle-verilog-wxt\Main-verilog\Main.v
文件 1552 2018-05-18 17:10 multicycle-verilog-wxt\Main-verilog\NextState.v
文件 3176 2018-05-18 20:08 multicycle-verilog-wxt\Main-verilog\OutputFunc.v
文件 583 2018-05-18 20:07 multicycle-verilog-wxt\Main-verilog\PC.v
文件 193 2018-05-18 16:58 multicycle-verilog-wxt\Main-verilog\PCAddFour.v
文件 262 2018-05-18 17:14 multicycle-verilog-wxt\Main-verilog\PCAddImm.v
文件 389 2018-05-18 16:59 multicycle-verilog-wxt\Main-verilog\PCJump.v
文件 738 2018-05-18 17:01 multicycle-verilog-wxt\Main-verilog\RegFile.v
文件 688 2018-05-18 17:23 multicycle-verilog-wxt\Main-verilog\SignExtend.v
文件 133 2018-06-09 16:00 multicycle-verilog-wxt\Main-verilog\transc
目录 0 2018-06-23 21:06 multicycle-verilog-wxt\Main-verilog
目录 0 2018-06-23 21:06 multicycle-verilog-wxt
文件 595011 2018-06-29 21:05 multicycle-verilog-wxt\multicycle.docx
----------- --------- ---------- ----- ----
614397 28
............此处省略1个文件信息
- 上一篇:侯捷课程.doc
- 下一篇:中国禁飞区原始数据 机场
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- 计组实验(ALU的设计)
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 湖南大学计算机组成与原理实验已完
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
评论
共有 条评论