资源简介
Hdu计组 Verilog实验三ALU。希望能帮到大家的实验。
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2013 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/**********************************************************************/
#include “iki.h“
#include
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2013 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/**********************************************************************/
#include “iki.h“
#include
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
typedef void (*funcp)(char * char *);
extern int main(int char**);
extern void execute_4(char* char *);
extern void execute_9(char* char *);
extern void execute_10(char* char *);
extern void execute_11(char* char *);
extern void execute_12(char* char *);
extern void execute_3(char* char *);
extern void execute_6(char* char *);
extern void execute_7(char* char *);
extern void execute_8(char* char *);
extern void execute_13(char* char *);
extern void execute_14(char* char *);
extern void execute_15(char* char *);
extern void execute_16(char* char *);
extern void execute_17(char* char *);
extern void vlog_transfunc_eventcallback(char* char* unsigned unsigned unsigned char *);
funcp funcTab[15] = {(funcp)execute_4 (funcp)execute_9 (funcp)execute_10 (funcp)execute_11 (funcp)execute_12 (funcp)execute_3 (funcp)execute_6 (funcp)execute_7 (funcp)execute_8 (funcp)execute_13 (funcp)execute_14 (funcp)execute_15 (funcp)execute_16 (funcp)execute_17 (funcp)vlog_transfunc_eventcallback};
const int Nu
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2020-04-13 12:55 .Xil\
目录 0 2020-04-13 12:44 alu.cache\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\activehdl\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\ies\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\modelsim\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\questa\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\riviera\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\vcs\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\xcelium\
目录 0 2020-04-13 12:41 alu.cache\wt\
文件 3606 2020-04-13 12:55 alu.cache\wt\gui_handlers.wdf
文件 626 2020-04-13 12:55 alu.cache\wt\java_command_handlers.wdf
文件 61 2020-04-13 12:44 alu.cache\wt\project.wpc
文件 3883 2020-04-13 12:55 alu.cache\wt\webtalk_pa.xm
文件 256 2020-04-13 12:39 alu.cache\wt\xsim.wdf
目录 0 2020-04-13 12:44 alu.hw\
文件 290 2020-04-13 11:35 alu.hw\alu.lpr
目录 0 2020-04-13 12:44 alu.ip_user_files\
文件 130 2020-04-13 12:37 alu.ip_user_files\README.txt
目录 0 2020-04-13 12:44 alu.sim\
目录 0 2020-04-13 12:37 alu.sim\sim_1\
目录 0 2020-04-13 12:37 alu.sim\sim_1\behav\
目录 0 2020-04-13 12:39 alu.sim\sim_1\behav\xsim\
目录 0 2020-04-13 12:38 alu.sim\sim_1\behav\xsim\.Xil\
目录 0 2020-04-13 12:38 alu.sim\sim_1\behav\xsim\.Xil\Webtalk-12888-LAPTOP-JU38E8ML\
目录 0 2020-04-13 12:38 alu.sim\sim_1\behav\xsim\.Xil\Webtalk-12888-LAPTOP-JU38E8ML\webtalk\
目录 0 2020-04-13 12:37 alu.sim\sim_1\behav\xsim\.Xil\Webtalk-22188-LAPTOP-JU38E8ML\
目录 0 2020-04-13 12:37 alu.sim\sim_1\behav\xsim\.Xil\Webtalk-22188-LAPTOP-JU38E8ML\webtalk\
文件 826 2020-04-13 12:39 alu.sim\sim_1\behav\xsim\compile.bat
文件 308 2020-04-13 12:39 alu.sim\sim_1\behav\xsim\compile.log
............此处省略57个文件信息
- 上一篇:arduino_code.rar
- 下一篇:流水灯流动,点亮,熄灭
相关资源
- AES的verilog实现
- 二进制转bcd码Verilog
- Verilog动态数码管显示十进制
- MIPS多周期CPU设计
- verilog-dpsk调制与解调
- verilogFLASH读写时序
- DDS verilog程序
- 基于verilog的电梯系统设计
- 基于verilog设计的围棋比赛限时限步器
- 基于IIC通信的EEPROM读/写Verilog/VHDL程序
- verilog实现多周期MIPSCPU设计,在model
- 计组课设 cpu设计 整机实验
- sd_verilog
- Verilog数字钟设计实验报告
- 基于verilog的小数分频
- RS(255239) Verilog HDL
- 任意层电梯设计Verilog源代码
- fpga verilog 串口发送程序
- 基于Verilog对m序列进行汉明码编译码(
- verilog 国外经典代码
- Verilog电梯设计FPGA代码
- 明德扬FPGA全套视频分享
- 1---17030140015+党奇伟+西电计算机操作系
- 如何用FPGA制作音乐盒并播放音乐
- 用于通信的4PPM编码verilog代码
- 基于FPGA实现AD转换的verilog代码
- verilog时钟
- 二维dct源代码
- Verilog时钟按键去抖功能
- Verilog的DS18b20代码61593
评论
共有 条评论