资源简介
Hdu计组 Verilog实验三ALU。希望能帮到大家的实验。

代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2013 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/**********************************************************************/
#include “iki.h“
#include
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2013 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/**********************************************************************/
#include “iki.h“
#include
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
typedef void (*funcp)(char * char *);
extern int main(int char**);
extern void execute_4(char* char *);
extern void execute_9(char* char *);
extern void execute_10(char* char *);
extern void execute_11(char* char *);
extern void execute_12(char* char *);
extern void execute_3(char* char *);
extern void execute_6(char* char *);
extern void execute_7(char* char *);
extern void execute_8(char* char *);
extern void execute_13(char* char *);
extern void execute_14(char* char *);
extern void execute_15(char* char *);
extern void execute_16(char* char *);
extern void execute_17(char* char *);
extern void vlog_transfunc_eventcallback(char* char* unsigned unsigned unsigned char *);
funcp funcTab[15] = {(funcp)execute_4 (funcp)execute_9 (funcp)execute_10 (funcp)execute_11 (funcp)execute_12 (funcp)execute_3 (funcp)execute_6 (funcp)execute_7 (funcp)execute_8 (funcp)execute_13 (funcp)execute_14 (funcp)execute_15 (funcp)execute_16 (funcp)execute_17 (funcp)vlog_transfunc_eventcallback};
const int Nu
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2020-04-13 12:55 .Xil\
目录 0 2020-04-13 12:44 alu.cache\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\activehdl\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\ies\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\modelsim\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\questa\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\riviera\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\vcs\
目录 0 2020-04-13 12:44 alu.cache\compile_simlib\xcelium\
目录 0 2020-04-13 12:41 alu.cache\wt\
文件 3606 2020-04-13 12:55 alu.cache\wt\gui_handlers.wdf
文件 626 2020-04-13 12:55 alu.cache\wt\java_command_handlers.wdf
文件 61 2020-04-13 12:44 alu.cache\wt\project.wpc
文件 3883 2020-04-13 12:55 alu.cache\wt\webtalk_pa.xm
文件 256 2020-04-13 12:39 alu.cache\wt\xsim.wdf
目录 0 2020-04-13 12:44 alu.hw\
文件 290 2020-04-13 11:35 alu.hw\alu.lpr
目录 0 2020-04-13 12:44 alu.ip_user_files\
文件 130 2020-04-13 12:37 alu.ip_user_files\README.txt
目录 0 2020-04-13 12:44 alu.sim\
目录 0 2020-04-13 12:37 alu.sim\sim_1\
目录 0 2020-04-13 12:37 alu.sim\sim_1\behav\
目录 0 2020-04-13 12:39 alu.sim\sim_1\behav\xsim\
目录 0 2020-04-13 12:38 alu.sim\sim_1\behav\xsim\.Xil\
目录 0 2020-04-13 12:38 alu.sim\sim_1\behav\xsim\.Xil\Webtalk-12888-LAPTOP-JU38E8ML\
目录 0 2020-04-13 12:38 alu.sim\sim_1\behav\xsim\.Xil\Webtalk-12888-LAPTOP-JU38E8ML\webtalk\
目录 0 2020-04-13 12:37 alu.sim\sim_1\behav\xsim\.Xil\Webtalk-22188-LAPTOP-JU38E8ML\
目录 0 2020-04-13 12:37 alu.sim\sim_1\behav\xsim\.Xil\Webtalk-22188-LAPTOP-JU38E8ML\webtalk\
文件 826 2020-04-13 12:39 alu.sim\sim_1\behav\xsim\compile.bat
文件 308 2020-04-13 12:39 alu.sim\sim_1\behav\xsim\compile.log
............此处省略57个文件信息
- 上一篇:arduino_code.rar
- 下一篇:流水灯流动,点亮,熄灭
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- 计组实验(ALU的设计)
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 在回路中由Kaluza-Klein瘦子介导的750
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- Continuum of positive solutions for discrete &
- ddr_verilog
- on existence and uniqueness of invariant measu
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于logisim的8位模型计算机计组大作业
- 湖南大学计算机组成与原理实验已完
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
评论
共有 条评论