资源简介
用verilog 实现了国密4算法,软件平台为vivado2013.3,整个工程含有仿真软件,适合相关研究人员参考和查看。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-09-13 17:39 src\
文件 2927 2017-09-01 17:52 src\SM4_deenc.v
文件 2922 2017-09-01 17:51 src\SM4_enc.v
文件 2338 2017-08-31 20:21 src\SM4_test.v
文件 11328 2017-09-01 11:38 src\key_exp_sm4.v
文件 2288 2017-06-03 10:55 src\mix_col.v
文件 8198 2017-09-01 11:39 src\round_exe_sm4.v
文件 8201 2017-09-01 17:51 src\round_exe_sm4_de.v
文件 1103 2017-06-03 10:55 src\shift_row.v
文件 34357 2016-08-25 09:46 src\sm4_decrypter_channel.v
文件 34340 2016-08-25 09:46 src\sm4_encrypter_channel.v
文件 4057 2016-08-24 10:06 src\sm4_key_expander.v
文件 8653 2016-08-23 11:29 src\sm4_sbox.v
文件 1143 2016-08-24 10:10 src\sm4_sbox_32.v
文件 1529 2017-09-01 17:54 src\test.v
----------- --------- ---------- ----- ----
目录 0 2017-09-13 17:39 src\
文件 2927 2017-09-01 17:52 src\SM4_deenc.v
文件 2922 2017-09-01 17:51 src\SM4_enc.v
文件 2338 2017-08-31 20:21 src\SM4_test.v
文件 11328 2017-09-01 11:38 src\key_exp_sm4.v
文件 2288 2017-06-03 10:55 src\mix_col.v
文件 8198 2017-09-01 11:39 src\round_exe_sm4.v
文件 8201 2017-09-01 17:51 src\round_exe_sm4_de.v
文件 1103 2017-06-03 10:55 src\shift_row.v
文件 34357 2016-08-25 09:46 src\sm4_decrypter_channel.v
文件 34340 2016-08-25 09:46 src\sm4_encrypter_channel.v
文件 4057 2016-08-24 10:06 src\sm4_key_expander.v
文件 8653 2016-08-23 11:29 src\sm4_sbox.v
文件 1143 2016-08-24 10:10 src\sm4_sbox_32.v
文件 1529 2017-09-01 17:54 src\test.v
- 上一篇:EI检索论文模板
- 下一篇:陈启宗-线性系统理论与设计-习题解答答案Word文档
相关资源
- IIC控制器verilog源代码文件
- CY7C68013a的slave fifo固件例程 源码
- 3-8译码器verilog程序
- 大型RISC处理器设计-用描述语言Veril
- verilog 实现串口通信 含fifo很好用!
- 计时器Verilog
- FFT64+FPGA+verilogHDL
- ARINC 429总线的Verilog代码实现
- jtag的verilog代码
- ami Verilog编码
- EDA交通灯verilog代码
- Cadence中Verilog 的一些使用方法
- Verilog写的浮点除法器
- ps2 verilog代码
- 移位相加型8位乘法器
- 使用verilog HDL 16位cpu设计
- FPGA JPEG Verilog Source code 源代码
- Verilog语言中case语句详解及优化
- UART实现Verilog版
- ISE中调用FFT IP Core的源程序
- ALU Verilog计组实验文件
- AES的verilog实现
- 二进制转bcd码Verilog
- Verilog动态数码管显示十进制
- MIPS多周期CPU设计
- verilog-dpsk调制与解调
- verilogFLASH读写时序
- DDS verilog程序
- 基于verilog的电梯系统设计
- 基于verilog设计的围棋比赛限时限步器
评论
共有 条评论