资源简介
Verilog HDL是一种在广泛的抽象层次设定说明数字系统的硬件描述语言,它支持早期的行为级抽象设计概念,以及后期结构级抽象设计的实现。在设计过程中,进行逻辑结构设计部分时可以将行为结构和层次化结构混合起来。本文采用Verilog HDL来设计电梯控制器,其代码具有良好的可读性和易理解性,源程序经quartusII9.0软件平台的综合和仿真.
代码片段和文件信息
- 上一篇:Vos3000全功能注册机
- 下一篇:s-plus的详细介绍
相关资源
- 伪随机码生成器的verilog代码,包含测
- verilog课程设计之洗衣机
- I2C代码 Verilog
- 基于vhdl的拔河游戏机设计
- Vivado dds compiler6.0开发者手册
- 北航计组代码三p4--Verilog单周期
- 北航计组实验代码三p4--Verilog单周期
- VHDL源代码
- 基于FPGA的数字密码锁的设计
- fpga vhdl 经典100例
- 电子琴和音乐盒二合一音乐发生器Q
- HDL实现打地鼠游戏
- 基于Verilog的FPGA 数字跑表
- 音乐播放器的VHDL实现
- 交通灯的VHDL实现
- FPGA实现PLL全数字锁相环
- 自动售货机verilog代码
- VHDL编写串口接收与发送
- 电梯程序代码 VHDL 8层电梯
- verilog 流水灯设计
- 基于fpga的电子琴设计vhdl描述
- 基于FPGA用verilogHDL设计的DES加密模块
- 基于FPGA用verilogHDL设计的CRC32模块
- Verilog四位超前进位全加器
- 用verilog语言来描述矩阵乘法运算的代
- vhdl电子秒表
- VHDL16位乘法器
- sm4算法_Verilog
- 单周期mips代码.rar
- EDA实验报告_时序逻辑电路_组合逻辑电
评论
共有 条评论