资源简介
智力竞赛抢答器是一个可供八个参赛组进行智力竞赛的电路装置，该装置由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛组的输入信号在LED数码管上显示输出。
代码片段和文件信息
- 上一篇：经典滤波算法共5种常用算法
- 下一篇：51单片机光敏电阻寻光程序
相关资源
- 数字逻辑与数字系统设计习题 卢建华
- 基于FPGA的DS18B20单总线控制+数码管显
- systemverilog 数字系统设计.pdf
- 数字系统设计实验报告EDA技术
- 夏宇闻-Verilog数字系统设计教程PPT和例
- 数字系统设计与Verilog HDL 王金明.pdf
- Verilog数字系统设计教程夏闻宇
- Verilog数字系统设计教程（第二版）
- 《verilog-数字系统设计课程》（第三版
- 高速数字系统设计信号完整性 中文版
- 基于FPGA与VHDL的数字系统设计——打地
- Digital-Design-5th-Edition-Morris-Mano《数字设
- [VerilogHDL数字系统设计及仿真第2版]
- Verilog数字系统设计教程_夏宇闻_链接
- Verilog数字系统设计教程.pdf
- 《Verilog数字系统设计教程》.pdf 扫描
- 数字系统设计与 VHDL[第2版].pdf
- Verilog数字系统设计教程[夏宇闻]第四
- 基于Quartus II的FPGA/CPLD数字系统设计
- 夏宇闻Verilog数字系统设计教程（第
- 数字系统设计与VERILOG HDL第5版
- 芯航线FPGA数字系统设计教程&解析V1
- 数字系统设计 电子书
- Verilog数字系统设计教程 第3版 夏宇闻
- 数字系统设计与VERILOG HDL第5版 2014.0
- Verilog数字系统设计教程（第3版） 夏
- 基于Quartus Ⅱ的FPGACPLD数字系统设计
- verilog_数字系统设计课程》（第二版）
- 数字系统设计音乐播放器
- 夏宇闻著VERILOG数字系统设计教程例题
川公网安备 51152502000135号
评论
共有 条评论