资源简介
利用Xilinx的Vivado套件(包括VivadoHLS)设计的精简指令集CPU架构,里面包含了各个模块所需的仿真文件。下载资源的人需要先了解一下ARM指令集与ARM架构。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2015-09-09 16:56 基于Vivado的精简指令CPU设计\
文件 1647 2015-04-15 10:53 基于Vivado的精简指令CPU设计\control.v
文件 16 2015-03-23 20:14 基于Vivado的精简指令CPU设计\control.v.bak
目录 0 2015-09-09 16:56 基于Vivado的精简指令CPU设计\db\
文件 2790 2015-03-23 20:12 基于Vivado的精简指令CPU设计\db\altsyncram_8od1.tdf
文件 40286 2015-03-23 20:12 基于Vivado的精简指令CPU设计\db\altsyncram_abh1.tdf
文件 38452 2015-03-23 20:49 基于Vivado的精简指令CPU设计\db\altsyncram_irg1.tdf
文件 2716 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\altsyncram_ouc1.tdf
文件 40187 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\altsyncram_rhg1.tdf
文件 3256 2015-04-17 09:38 基于Vivado的精简指令CPU设计\db\logic_util_heursitic.dat
文件 247300 2015-04-17 09:38 基于Vivado的精简指令CPU设计\db\prev_cmp_RSIC.qmsg
文件 7755 2015-03-31 17:43 基于Vivado的精简指令CPU设计\db\RSIC.(0).cnf.cdb
文件 3231 2015-03-31 17:43 基于Vivado的精简指令CPU设计\db\RSIC.(0).cnf.hdb
文件 2878 2015-03-27 09:42 基于Vivado的精简指令CPU设计\db\RSIC.(1).cnf.cdb
文件 1406 2015-03-27 09:42 基于Vivado的精简指令CPU设计\db\RSIC.(1).cnf.hdb
文件 27734 2015-04-01 16:26 基于Vivado的精简指令CPU设计\db\RSIC.(10).cnf.cdb
文件 8774 2015-04-01 16:26 基于Vivado的精简指令CPU设计\db\RSIC.(10).cnf.hdb
文件 2455 2015-04-17 09:36 基于Vivado的精简指令CPU设计\db\RSIC.(11).cnf.cdb
文件 1271 2015-04-17 09:36 基于Vivado的精简指令CPU设计\db\RSIC.(11).cnf.hdb
文件 1940 2015-03-27 09:37 基于Vivado的精简指令CPU设计\db\RSIC.(12).cnf.cdb
文件 1209 2015-03-27 09:37 基于Vivado的精简指令CPU设计\db\RSIC.(12).cnf.hdb
文件 4049 2015-03-27 15:55 基于Vivado的精简指令CPU设计\db\RSIC.(13).cnf.cdb
文件 2255 2015-03-27 15:55 基于Vivado的精简指令CPU设计\db\RSIC.(13).cnf.hdb
文件 2381 2015-04-01 15:20 基于Vivado的精简指令CPU设计\db\RSIC.(14).cnf.cdb
文件 1433 2015-04-01 15:20 基于Vivado的精简指令CPU设计\db\RSIC.(14).cnf.hdb
文件 2371 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(15).cnf.cdb
文件 762 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(15).cnf.hdb
文件 2004 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(16).cnf.cdb
文件 568 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(16).cnf.hdb
文件 3307 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(17).cnf.cdb
文件 985 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(17).cnf.hdb
............此处省略221个文件信息
----------- --------- ---------- ----- ----
目录 0 2015-09-09 16:56 基于Vivado的精简指令CPU设计\
文件 1647 2015-04-15 10:53 基于Vivado的精简指令CPU设计\control.v
文件 16 2015-03-23 20:14 基于Vivado的精简指令CPU设计\control.v.bak
目录 0 2015-09-09 16:56 基于Vivado的精简指令CPU设计\db\
文件 2790 2015-03-23 20:12 基于Vivado的精简指令CPU设计\db\altsyncram_8od1.tdf
文件 40286 2015-03-23 20:12 基于Vivado的精简指令CPU设计\db\altsyncram_abh1.tdf
文件 38452 2015-03-23 20:49 基于Vivado的精简指令CPU设计\db\altsyncram_irg1.tdf
文件 2716 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\altsyncram_ouc1.tdf
文件 40187 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\altsyncram_rhg1.tdf
文件 3256 2015-04-17 09:38 基于Vivado的精简指令CPU设计\db\logic_util_heursitic.dat
文件 247300 2015-04-17 09:38 基于Vivado的精简指令CPU设计\db\prev_cmp_RSIC.qmsg
文件 7755 2015-03-31 17:43 基于Vivado的精简指令CPU设计\db\RSIC.(0).cnf.cdb
文件 3231 2015-03-31 17:43 基于Vivado的精简指令CPU设计\db\RSIC.(0).cnf.hdb
文件 2878 2015-03-27 09:42 基于Vivado的精简指令CPU设计\db\RSIC.(1).cnf.cdb
文件 1406 2015-03-27 09:42 基于Vivado的精简指令CPU设计\db\RSIC.(1).cnf.hdb
文件 27734 2015-04-01 16:26 基于Vivado的精简指令CPU设计\db\RSIC.(10).cnf.cdb
文件 8774 2015-04-01 16:26 基于Vivado的精简指令CPU设计\db\RSIC.(10).cnf.hdb
文件 2455 2015-04-17 09:36 基于Vivado的精简指令CPU设计\db\RSIC.(11).cnf.cdb
文件 1271 2015-04-17 09:36 基于Vivado的精简指令CPU设计\db\RSIC.(11).cnf.hdb
文件 1940 2015-03-27 09:37 基于Vivado的精简指令CPU设计\db\RSIC.(12).cnf.cdb
文件 1209 2015-03-27 09:37 基于Vivado的精简指令CPU设计\db\RSIC.(12).cnf.hdb
文件 4049 2015-03-27 15:55 基于Vivado的精简指令CPU设计\db\RSIC.(13).cnf.cdb
文件 2255 2015-03-27 15:55 基于Vivado的精简指令CPU设计\db\RSIC.(13).cnf.hdb
文件 2381 2015-04-01 15:20 基于Vivado的精简指令CPU设计\db\RSIC.(14).cnf.cdb
文件 1433 2015-04-01 15:20 基于Vivado的精简指令CPU设计\db\RSIC.(14).cnf.hdb
文件 2371 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(15).cnf.cdb
文件 762 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(15).cnf.hdb
文件 2004 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(16).cnf.cdb
文件 568 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(16).cnf.hdb
文件 3307 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(17).cnf.cdb
文件 985 2015-04-10 11:55 基于Vivado的精简指令CPU设计\db\RSIC.(17).cnf.hdb
............此处省略221个文件信息
相关资源
- CPU_电路图、很详细的电路图
- Xilinx SDx 2018 license 亲测可用
- Vivado dds compiler6.0开发者手册
- 存储器设计
- 查看主板序列号 磁盘物理序列号 cp
- 大型RISC处理器设计-用描述语言Veril
- 三菱Q系列CPU案例程序
- 使用verilog HDL 16位cpu设计
- xmdterm.tcl : 解决Vivado 2016.4 的 No Elf f
- S7-200CPU_PID控制图解
- windows下查看线程的cpu占用率工具 pr
- 通信与网络中的RISC 指令集众核处理器
- MIPS多周期CPU设计
- gd32vf_usart_test0.zip
- CPU支持的AVX版本检测代码
- verilog实现多周期MIPSCPU设计,在model
- 计组课设 cpu设计 整机实验
- SIMENS PLC S7-200 CPU224 程序源代码
- 查看指定进程的cpu和内存使用情况
- xilinx vivado xadc IP core code
- S7-200PLC CPU224 模块图
- 安装risc-V的rocket的环境,零基础
- MIPS32位单周期CPU 32位MIPS单周期CPU 可以
- LeoMoon CPU-V
- 31条指令单周期CPU
- 多周期CPU的设计与Verilog实现
- 江南大学计算机组成原理期末设计,
- RISC_CPU modelsim代码
- cpu调度算法
- window下CPU型号更改,支持WIN10
评论
共有 条评论