资源简介
Verilog 实现的 RTL 级咖啡机,支持5角和一块,但不能找钱。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 376 2014-05-12 18:41 Signal_Process.v
文件 31511 2014-06-21 07:33 咖啡机.vsdx
文件 1827 2014-05-17 08:12 Coffee_Machine.v
文件 2520 2014-05-16 09:42 Coffee_Machine_tb.v
文件 226 2014-05-16 08:40 Coin_show.v
文件 143 2014-05-16 08:31 Compare.v
文件 3199 2014-06-02 22:28 Control_Unit.v
文件 308 2014-05-16 16:25 Counter.v
文件 454 2014-05-16 09:26 Data_Path.v
文件 702 2014-05-16 08:38 Decoader_1bit.v
文件 812 2014-05-16 08:37 Decoader_2bit.v
文件 2659 2014-05-05 09:37 Decoader_32.v
----------- --------- ---------- ----- ----
44737 12
----------- --------- ---------- ----- ----
文件 376 2014-05-12 18:41 Signal_Process.v
文件 31511 2014-06-21 07:33 咖啡机.vsdx
文件 1827 2014-05-17 08:12 Coffee_Machine.v
文件 2520 2014-05-16 09:42 Coffee_Machine_tb.v
文件 226 2014-05-16 08:40 Coin_show.v
文件 143 2014-05-16 08:31 Compare.v
文件 3199 2014-06-02 22:28 Control_Unit.v
文件 308 2014-05-16 16:25 Counter.v
文件 454 2014-05-16 09:26 Data_Path.v
文件 702 2014-05-16 08:38 Decoader_1bit.v
文件 812 2014-05-16 08:37 Decoader_2bit.v
文件 2659 2014-05-05 09:37 Decoader_32.v
----------- --------- ---------- ----- ----
44737 12
相关资源
- verilog实现的带FIFO的UART模块
- SD 卡 verilog仿真模型
- 密码锁Verilog设计程序
- FPGA 数字时钟
- RS编码器verilog仿真实现
- UART verilog仿真实现
- 密码锁的verilog代码
- tlv5618驱动
- Verilog 蜂鸣器实验——ModelSim的应用
- 可综合的8位串并转换verilog代码
- Verilog HDL卡式电话计费器设计
- 基于verilog的信号发生器
- Verilog四位并行乘法器
- PRBS的Verilog代码设计
- 8051的verilog实现
- vim下systemverilog/VMM/UVM语法高亮文件
- verilog写的数字频率计,97年电赛题目
- 基于fpga实现I2C协议的verilog模块以及测
- 汉字滚动Verilog设计
- verilog写的8位加法器
- verilog 语言16qam调制解调程序
- 基于FPGA的PS2接口键盘驱动
- Huffman编码 Verilog代码
- 101序列检测器verilog语言
- 在FPGA中用verilog实现开方运算
- verilog编写的8位移位寄存器
- AHB总线下的slave ram的verilog代码.rar
- 《计算机原理与设计:Verilog HDL版》
- Huffman编码、解码器的Verilog实现
- vivado上板测试流程,FPGA
评论
共有 条评论