资源简介
verilog 写的turbo码编码和解码模块,编码解码写在一起,可在各种平台上验证。verilog 写的turbo码编码和解码模块,编码解码写在一起,可在各种平台上验证。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 19386 2017-09-21 16:43 FPGA_Turbo.v
----------- --------- ---------- ----- ----
文件 19386 2017-09-21 16:43 FPGA_Turbo.v
- 上一篇:电子技术课程设计《数字式电容测量仪》仿真图
- 下一篇:基于51单片机蓝牙遥控小车程序
相关资源
- Ansys.Products.2020R2第二部分用户手册
- 4fsk调制与解调基于Verilog HDL语言
- CS294A Lecture Notes by Andrew Ng
-
VC 中使用ba
se64编解码图片 - tft-7-LCD-DRIVE-VERILOG.基于FPGA 液晶屏驱动
- AutoEncoder用于推荐系统pytorch实现
- 串口通信verilog代码
- verilog闹钟程序
- Verilog的135个经典设计.rar
- 实测亲测xilinx fpga uart 串口rs232工程,
- Verilog 咖啡机
- verilog实现的带FIFO的UART模块
- SD 卡 verilog仿真模型
- 密码锁Verilog设计程序
- FPGA 数字时钟
- RS编码器verilog仿真实现
- UART verilog仿真实现
- 密码锁的verilog代码
- tlv5618驱动
- Verilog 蜂鸣器实验——ModelSim的应用
- 可综合的8位串并转换verilog代码
- Verilog HDL卡式电话计费器设计
- 基于verilog的信号发生器
- Verilog四位并行乘法器
- PRBS的Verilog代码设计
- 8051的verilog实现
- vim下systemverilog/VMM/UVM语法高亮文件
- verilog写的数字频率计,97年电赛题目
- 基于fpga实现I2C协议的verilog模块以及测
- 汉字滚动Verilog设计
评论
共有 条评论