资源简介
Verilog实现APB总线接口的计数器,支持周期配置立即生效和延迟生效

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 77 2019-01-05 08:35 apb_timer2\sim\apb_timer.f
文件 27105 2019-01-05 09:00 apb_timer2\sim\novas.rc
文件 436 2019-01-05 08:35 apb_timer2\sim\run.bat
文件 67 2019-01-05 08:35 apb_timer2\sim\sim.do
文件 2291 2017-11-17 20:44 apb_timer2\src\rtl\apb_master.v
文件 4210 2019-01-05 08:57 apb_timer2\src\rtl\apb_timer.v
文件 3098 2019-01-05 08:41 apb_timer2\src\tb\tb_apb_timer.v
目录 0 2018-12-29 15:19 apb_timer2\src\bfm
目录 0 2019-01-05 00:05 apb_timer2\src\rtl
目录 0 2019-01-05 00:05 apb_timer2\src\tb
目录 0 2018-12-29 15:18 apb_timer2\doc
目录 0 2019-01-05 09:00 apb_timer2\sim
目录 0 2019-01-05 00:04 apb_timer2\src
目录 0 2019-01-05 00:04 apb_timer2
----------- --------- ---------- ----- ----
37284 14
----------- --------- ---------- ----- ----
文件 77 2019-01-05 08:35 apb_timer2\sim\apb_timer.f
文件 27105 2019-01-05 09:00 apb_timer2\sim\novas.rc
文件 436 2019-01-05 08:35 apb_timer2\sim\run.bat
文件 67 2019-01-05 08:35 apb_timer2\sim\sim.do
文件 2291 2017-11-17 20:44 apb_timer2\src\rtl\apb_master.v
文件 4210 2019-01-05 08:57 apb_timer2\src\rtl\apb_timer.v
文件 3098 2019-01-05 08:41 apb_timer2\src\tb\tb_apb_timer.v
目录 0 2018-12-29 15:19 apb_timer2\src\bfm
目录 0 2019-01-05 00:05 apb_timer2\src\rtl
目录 0 2019-01-05 00:05 apb_timer2\src\tb
目录 0 2018-12-29 15:18 apb_timer2\doc
目录 0 2019-01-05 09:00 apb_timer2\sim
目录 0 2019-01-05 00:04 apb_timer2\src
目录 0 2019-01-05 00:04 apb_timer2
----------- --------- ---------- ----- ----
37284 14
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
评论
共有 条评论