资源简介
可以实现2位二进制数乘法器,该电路的输入接收2个2位二进制数

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 475 2010-01-28 13:04 VHDL\ADDER8B.vhd
文件 496 2010-01-28 13:05 VHDL\ANDARITH.vhd
文件 755 2010-01-28 13:08 VHDL\ARICTL.vhd
文件 8199 2010-04-08 10:45 VHDL\MULTI8X8.asm.rpt
文件 26 2010-04-08 10:58 VHDL\MULTI8X8.done
文件 197917 2010-04-08 10:45 VHDL\MULTI8X8.fit.rpt
文件 599 2010-04-08 10:45 VHDL\MULTI8X8.fit.summary
文件 7222 2010-04-08 10:45 VHDL\MULTI8X8.flow.rpt
文件 22063 2010-04-08 10:44 VHDL\MULTI8X8.map.rpt
文件 457 2010-04-08 10:44 VHDL\MULTI8X8.map.summary
文件 58171 2010-04-08 10:45 VHDL\MULTI8X8.pin
文件 2097293 2010-04-08 10:45 VHDL\MULTI8X8.pof
文件 909 2010-04-08 10:19 VHDL\MULTI8X8.qpf
文件 2425 2010-04-08 10:43 VHDL\MULTI8X8.qsf
文件 1150 2010-04-08 11:18 VHDL\MULTI8X8.qws
文件 23819 2010-04-08 10:58 VHDL\MULTI8X8.sim.rpt
文件 525329 2010-04-08 10:45 VHDL\MULTI8X8.sof
文件 67514 2010-04-08 10:45 VHDL\MULTI8X8.tan.rpt
文件 1746 2010-04-08 10:45 VHDL\MULTI8X8.tan.summary
文件 2006 2010-01-28 13:10 VHDL\MULTI8X8.vhd
文件 16739 2010-04-08 10:58 VHDL\MULTI8X8.vwf
文件 813 2010-01-28 13:06 VHDL\REG16B.vhd
文件 646 2010-01-28 13:01 VHDL\SREG8B.vhd
文件 653 2010-04-08 10:19 VHDL\incremental_db\README
文件 14464 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.atm
文件 594 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.cfm
文件 33 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.dfp
文件 3393 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.hdbx
文件 341 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.kpt
文件 70 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.logdb
............此处省略79个文件信息
----------- --------- ---------- ----- ----
文件 475 2010-01-28 13:04 VHDL\ADDER8B.vhd
文件 496 2010-01-28 13:05 VHDL\ANDARITH.vhd
文件 755 2010-01-28 13:08 VHDL\ARICTL.vhd
文件 8199 2010-04-08 10:45 VHDL\MULTI8X8.asm.rpt
文件 26 2010-04-08 10:58 VHDL\MULTI8X8.done
文件 197917 2010-04-08 10:45 VHDL\MULTI8X8.fit.rpt
文件 599 2010-04-08 10:45 VHDL\MULTI8X8.fit.summary
文件 7222 2010-04-08 10:45 VHDL\MULTI8X8.flow.rpt
文件 22063 2010-04-08 10:44 VHDL\MULTI8X8.map.rpt
文件 457 2010-04-08 10:44 VHDL\MULTI8X8.map.summary
文件 58171 2010-04-08 10:45 VHDL\MULTI8X8.pin
文件 2097293 2010-04-08 10:45 VHDL\MULTI8X8.pof
文件 909 2010-04-08 10:19 VHDL\MULTI8X8.qpf
文件 2425 2010-04-08 10:43 VHDL\MULTI8X8.qsf
文件 1150 2010-04-08 11:18 VHDL\MULTI8X8.qws
文件 23819 2010-04-08 10:58 VHDL\MULTI8X8.sim.rpt
文件 525329 2010-04-08 10:45 VHDL\MULTI8X8.sof
文件 67514 2010-04-08 10:45 VHDL\MULTI8X8.tan.rpt
文件 1746 2010-04-08 10:45 VHDL\MULTI8X8.tan.summary
文件 2006 2010-01-28 13:10 VHDL\MULTI8X8.vhd
文件 16739 2010-04-08 10:58 VHDL\MULTI8X8.vwf
文件 813 2010-01-28 13:06 VHDL\REG16B.vhd
文件 646 2010-01-28 13:01 VHDL\SREG8B.vhd
文件 653 2010-04-08 10:19 VHDL\incremental_db\README
文件 14464 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.atm
文件 594 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.cfm
文件 33 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.dfp
文件 3393 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.hdbx
文件 341 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.kpt
文件 70 2010-04-08 10:45 VHDL\incremental_db\compiled_partitions\MULTI8X8.root_partition.cmp.logdb
............此处省略79个文件信息
- 上一篇:aview的安装包
- 下一篇:生日快乐小程序放屁猪
相关资源
- 基于FPGA的高速流水线浮点乘法器设计
- 4*4有符号数的乘法器设计的Hspice实现
- 计算机组成原理课程设计-阵列乘法器
- AD835乘法器.zip
- fpga 8位乘法器 verilog HDL 源代码
- 基于veillog语言的移位相加乘法器
- Verilog原码二位乘法器
- 乘法器设计
- 有限域GF128128位矩阵乘法器代码
- Altera 乘法器 IP核 Modelsim仿真
- 基于FPGA的矩阵乘法器
- mc1496模拟乘法器protues仿真文件及分析
- booth乘法器设计报告
- verilog实现的4位节省进位乘法器
- 常见的乘法器Verilog源代码及仿真结果
- 乘法器 带符号的
- 基于verilog HDL语言的4位二进制乘法器
- 高速乘法器
- 用Verilog实现阵列乘法器
- 64bit 乘法器
- verilog 带符号乘法器代码
- 8位乘法器用verilog语言编写
- Wallace树乘法器专题研究
- Wallace树乘法器verilog代码
- 定点原码两位乘法器的设计
- Verilog 16位乘法器
- 16位乘法器 很有用
- 原码一位乘法器实验报告
- verilog HDL 16位乘法器实现及testbench文件
- 32 位无符号并行乘法器VHDL源代码
评论
共有 条评论