资源简介
工具:Modelsim SE 10.4;
Verilog实现Sobel算子边缘检测,内附操作流程文档。
Verilog实现Sobel算子边缘检测,内附操作流程文档。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2020-03-05 16:51 bmp_post\
文件 17231 2011-06-19 17:14 bmp_post\bmp_bin.exe
文件 15901 2011-06-19 17:14 bmp_post\bmp_process.exe
文件 16251 2011-06-19 17:14 bmp_post\read_bmp.exe
文件 107578 2008-10-07 15:10 bmp_post\sobel.bmp
目录 0 2020-03-05 16:50 sobel\
文件 2260 2020-03-04 15:06 sobel\addr_gen.v
文件 1983 2020-03-04 15:13 sobel\arbiter.v
文件 1211481 2020-03-04 15:15 sobel\bmp_dat.txt
文件 3309 2020-03-04 15:04 sobel\compute.v
文件 2992 2020-03-04 15:06 sobel\cpu.v
文件 8910 2020-03-04 15:05 sobel\machine.v
文件 1882 2020-03-04 15:39 sobel\memory.v
文件 3706 2020-03-04 15:08 sobel\sobel.v
文件 2436 2020-03-04 15:05 sobel\sobel_slave.v
文件 6353 2020-03-04 15:09 sobel\testbench.v
文件 814 2020-03-05 16:57 使用说明.txt
----------- --------- ---------- ----- ----
目录 0 2020-03-05 16:51 bmp_post\
文件 17231 2011-06-19 17:14 bmp_post\bmp_bin.exe
文件 15901 2011-06-19 17:14 bmp_post\bmp_process.exe
文件 16251 2011-06-19 17:14 bmp_post\read_bmp.exe
文件 107578 2008-10-07 15:10 bmp_post\sobel.bmp
目录 0 2020-03-05 16:50 sobel\
文件 2260 2020-03-04 15:06 sobel\addr_gen.v
文件 1983 2020-03-04 15:13 sobel\arbiter.v
文件 1211481 2020-03-04 15:15 sobel\bmp_dat.txt
文件 3309 2020-03-04 15:04 sobel\compute.v
文件 2992 2020-03-04 15:06 sobel\cpu.v
文件 8910 2020-03-04 15:05 sobel\machine.v
文件 1882 2020-03-04 15:39 sobel\memory.v
文件 3706 2020-03-04 15:08 sobel\sobel.v
文件 2436 2020-03-04 15:05 sobel\sobel_slave.v
文件 6353 2020-03-04 15:09 sobel\testbench.v
文件 814 2020-03-05 16:57 使用说明.txt
- 上一篇:同义词词库
- 下一篇:IAR for STM8 3.10.4汉化
相关资源
- verilog-------数字密码锁
- ASK编码Verilog实现内含Testbentch.rar
- Synplify201809百度网盘.txt
- sdram_model_plus 大小为256M 邓堪文sdram中
- FPGA实现DDS正弦波、方波、三角波发生
- verilog编写基于FPGA的示波器核心实现
- FPGA硬件实现浮点数减法运算
- Verilog实现APB总线接口的PWM模块
- Verilog实现APB总线接口的计数器
- Verilog实现16位计数器
- FPGA烧程序步骤
- verilog实现JPEG图象压缩程序
- Verilog IIC ADT7420
- 华为 内部资料 verilog编码规范coding
- 简单的4位CPU的verilog实现与仿真
- 学习vmm的好,用SV写的代码
- AES加密算法modelsim仿真-Verilog语言
- 基于FPGA的多功能信号发生器
- FIR滤波器的verilog代码
- 基于FPGA的多端口SDRAM控制器的设计与
- 基于FPGA八路抢答器设计
- 基于FPGA的DDS波形发生器
- FPGA配置芯片EPCS16及AS_JTAG接口电路图
- 基于FPGA的HDB3编解码系统
- verilog数字钟报告含代码
- 基于FPGA的高速通信接口
- FPGA Verilog 串口收发+流水灯程序
- turbo 编译码 verilog
- fpga中常用的nco的基本原理的说明
- 4fsk调制与解调基于Verilog HDL语言
评论
共有 条评论