资源简介
FPU - verilog实现的浮点运算单元,支持标准浮点数加减乘除
源代码也可以在github获取:https://github.com/yunwei37/ZJU-CS-GIS-ClassNotes/

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 6 2020-04-11 00:46 floatpoint\addone.lso
文件 648 2020-04-11 12:31 floatpoint\addone.v
文件 7428 2020-04-11 13:57 floatpoint\default.wcfg
文件 6920 2020-04-11 16:03 floatpoint\floatALU.v
文件 3512 2020-04-11 16:08 floatpoint\floatALU_summary.html
文件 1061 2020-04-11 16:08 floatpoint\floatpoint.gise
文件 39513 2020-04-11 16:07 floatpoint\floatpoint.xise
文件 367 2020-04-11 16:07 floatpoint\fuse.xmsgs
文件 238 2020-04-11 16:07 floatpoint\fuseRelaunch.cmd
文件 14 2020-04-11 00:04 floatpoint\ipcore_dir\.lso
文件 236 2020-04-11 00:05 floatpoint\ipcore_dir\coregen.cgp
文件 2388 2020-04-11 00:05 floatpoint\ipcore_dir\coregen.log
文件 1257 2020-04-11 00:01 floatpoint\ipcore_dir\create_diver.tcl
文件 806 2020-04-11 00:05 floatpoint\ipcore_dir\diver.asy
文件 1352 2020-04-11 00:15 floatpoint\ipcore_dir\diver.gise
文件 984169 2020-04-11 00:05 floatpoint\ipcore_dir\diver.ngc
文件 2277 2020-04-11 00:05 floatpoint\ipcore_dir\diver.sym
文件 1334843 2020-04-11 00:05 floatpoint\ipcore_dir\diver.v
文件 4846 2020-04-11 00:05 floatpoint\ipcore_dir\diver.veo
文件 1758 2020-04-11 00:04 floatpoint\ipcore_dir\diver.xco
文件 4762 2020-04-11 00:05 floatpoint\ipcore_dir\diver.xise
文件 175 2020-04-11 00:05 floatpoint\ipcore_dir\diver_flist.txt
文件 1279 2020-04-11 00:05 floatpoint\ipcore_dir\diver_readme.txt
文件 2630 2020-04-11 00:05 floatpoint\ipcore_dir\diver_xmdf.tcl
文件 665 2020-04-11 00:05 floatpoint\ipcore_dir\tmp\_xmsgs\netgen.xmsgs
文件 367 2020-04-11 00:05 floatpoint\ipcore_dir\tmp\_xmsgs\ngcbuild.xmsgs
文件 767 2020-04-11 00:05 floatpoint\ipcore_dir\tmp\_xmsgs\pn_parser.xmsgs
文件 663066 2020-04-11 00:05 floatpoint\ipcore_dir\tmp\_xmsgs\xst.xmsgs
文件 950 2020-04-11 00:05 floatpoint\ipcore_dir\_xmsgs\cg.xmsgs
文件 759 2020-04-11 00:05 floatpoint\ipcore_dir\_xmsgs\pn_parser.xmsgs
............此处省略19个文件信息
----------- --------- ---------- ----- ----
文件 6 2020-04-11 00:46 floatpoint\addone.lso
文件 648 2020-04-11 12:31 floatpoint\addone.v
文件 7428 2020-04-11 13:57 floatpoint\default.wcfg
文件 6920 2020-04-11 16:03 floatpoint\floatALU.v
文件 3512 2020-04-11 16:08 floatpoint\floatALU_summary.html
文件 1061 2020-04-11 16:08 floatpoint\floatpoint.gise
文件 39513 2020-04-11 16:07 floatpoint\floatpoint.xise
文件 367 2020-04-11 16:07 floatpoint\fuse.xmsgs
文件 238 2020-04-11 16:07 floatpoint\fuseRelaunch.cmd
文件 14 2020-04-11 00:04 floatpoint\ipcore_dir\.lso
文件 236 2020-04-11 00:05 floatpoint\ipcore_dir\coregen.cgp
文件 2388 2020-04-11 00:05 floatpoint\ipcore_dir\coregen.log
文件 1257 2020-04-11 00:01 floatpoint\ipcore_dir\create_diver.tcl
文件 806 2020-04-11 00:05 floatpoint\ipcore_dir\diver.asy
文件 1352 2020-04-11 00:15 floatpoint\ipcore_dir\diver.gise
文件 984169 2020-04-11 00:05 floatpoint\ipcore_dir\diver.ngc
文件 2277 2020-04-11 00:05 floatpoint\ipcore_dir\diver.sym
文件 1334843 2020-04-11 00:05 floatpoint\ipcore_dir\diver.v
文件 4846 2020-04-11 00:05 floatpoint\ipcore_dir\diver.veo
文件 1758 2020-04-11 00:04 floatpoint\ipcore_dir\diver.xco
文件 4762 2020-04-11 00:05 floatpoint\ipcore_dir\diver.xise
文件 175 2020-04-11 00:05 floatpoint\ipcore_dir\diver_flist.txt
文件 1279 2020-04-11 00:05 floatpoint\ipcore_dir\diver_readme.txt
文件 2630 2020-04-11 00:05 floatpoint\ipcore_dir\diver_xmdf.tcl
文件 665 2020-04-11 00:05 floatpoint\ipcore_dir\tmp\_xmsgs\netgen.xmsgs
文件 367 2020-04-11 00:05 floatpoint\ipcore_dir\tmp\_xmsgs\ngcbuild.xmsgs
文件 767 2020-04-11 00:05 floatpoint\ipcore_dir\tmp\_xmsgs\pn_parser.xmsgs
文件 663066 2020-04-11 00:05 floatpoint\ipcore_dir\tmp\_xmsgs\xst.xmsgs
文件 950 2020-04-11 00:05 floatpoint\ipcore_dir\_xmsgs\cg.xmsgs
文件 759 2020-04-11 00:05 floatpoint\ipcore_dir\_xmsgs\pn_parser.xmsgs
............此处省略19个文件信息
- 上一篇:解决ES6兼容性问题
- 下一篇:打砖块资源包
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- pb (powerbuilder) 编写的自动转台控制
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
评论
共有 条评论