资源简介
Xilinx哈夫曼编码 对一段数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。
1. 设计要求
(1)组成序列的元素是[0-9]这10个数字,每个数字其对应的4位二进制数表示。比如5对应0101,9对应1001。
(2)输入数据序列的长度为256。
(3)先输出每个元素的编码,然后输出数据序列对应的哈夫曼编码序列。
环境是ISE 14.7, ModelSim 10.4
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 7223 2018-09-08 19:10 哈夫曼\ALLSORT.v
文件 3146 2018-09-08 19:11 哈夫曼\ENCODE.v
文件 5821 2018-06-21 19:25 哈夫曼\HTREE.v
文件 1995 2018-06-21 19:26 哈夫曼\INPUT.v
文件 2126 2018-06-19 23:29 哈夫曼\OUTPUT.v
文件 1877 2018-06-20 10:50 哈夫曼\tb_Top.v
文件 3938 2018-06-20 08:50 哈夫曼\Top.v
文件 3186 2018-06-19 12:10 哈夫曼\v4_dcm.v
文件 37100 2018-09-08 19:15 哈夫曼\工程图.png
文件 41492 2018-09-08 19:15 哈夫曼\模块功能.png
目录 0 2018-09-08 19:19 哈夫曼
----------- --------- ---------- ----- ----
107904 11
----------- --------- ---------- ----- ----
文件 7223 2018-09-08 19:10 哈夫曼\ALLSORT.v
文件 3146 2018-09-08 19:11 哈夫曼\ENCODE.v
文件 5821 2018-06-21 19:25 哈夫曼\HTREE.v
文件 1995 2018-06-21 19:26 哈夫曼\INPUT.v
文件 2126 2018-06-19 23:29 哈夫曼\OUTPUT.v
文件 1877 2018-06-20 10:50 哈夫曼\tb_Top.v
文件 3938 2018-06-20 08:50 哈夫曼\Top.v
文件 3186 2018-06-19 12:10 哈夫曼\v4_dcm.v
文件 37100 2018-09-08 19:15 哈夫曼\工程图.png
文件 41492 2018-09-08 19:15 哈夫曼\模块功能.png
目录 0 2018-09-08 19:19 哈夫曼
----------- --------- ---------- ----- ----
107904 11
相关资源
- 银行用户名密码识别系统verilog
- FPGA实现图像处理中的直方图统计
- FPU - verilog实现的浮点运算单元,支持
- SPI协议Verilog实现
- Verilog实现单周期十条指令的cpu
- 基于Verilog的三段式状态机
- sobel边缘检测verilog实现.zip
- verilog-------数字密码锁
- ASK编码Verilog实现内含Testbentch.rar
- Synplify201809百度网盘.txt
- sdram_model_plus 大小为256M 邓堪文sdram中
- FPGA实现DDS正弦波、方波、三角波发生
- verilog编写基于FPGA的示波器核心实现
- FPGA硬件实现浮点数减法运算
- 哈夫曼编码.zip
- Verilog实现APB总线接口的PWM模块
- Verilog实现APB总线接口的计数器
- Verilog实现16位计数器
- FPGA烧程序步骤
- verilog实现JPEG图象压缩程序
- Verilog IIC ADT7420
- 华为 内部资料 verilog编码规范coding
- 简单的4位CPU的verilog实现与仿真
- 学习vmm的好,用SV写的代码
- AES加密算法modelsim仿真-Verilog语言
- 基于FPGA的多功能信号发生器
- FIR滤波器的verilog代码
- 基于FPGA的多端口SDRAM控制器的设计与
- 基于FPGA八路抢答器设计
- 基于FPGA的DDS波形发生器
评论
共有 条评论