资源简介
西安邮电大学 基于verilog 银行用户名密码识别系统
代码 激励都有 仿真通过
仿真时,clk_1000 用clk_50M

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 2859 2016-12-30 17:11 project\design\bank.v
文件 1379 2016-12-30 17:01 project\design\key_switch.v
文件 1814 2016-12-29 17:24 project\design\seg.v
文件 367 2016-12-29 16:38 project\design\shizhong.v
文件 1705 2016-12-30 17:01 project\design\top.v
文件 1083 2017-03-09 16:43 project\design\transcript
文件 1317 2016-12-29 18:33 project\sim\tb_bk.v
文件 875 2016-12-29 18:30 project\sim\tb_ks.v
文件 264 2016-12-30 16:10 project\sim\tb_sz.v
文件 1579 2016-12-30 15:55 project\sim\tb_top.v
文件 370 2016-12-29 17:24 project\sim\tb_seg.v
目录 0 2016-12-30 15:25 project\design
目录 0 2016-12-30 15:25 project\sim
目录 0 2016-12-30 15:25 project
----------- --------- ---------- ----- ----
13612 14
----------- --------- ---------- ----- ----
文件 2859 2016-12-30 17:11 project\design\bank.v
文件 1379 2016-12-30 17:01 project\design\key_switch.v
文件 1814 2016-12-29 17:24 project\design\seg.v
文件 367 2016-12-29 16:38 project\design\shizhong.v
文件 1705 2016-12-30 17:01 project\design\top.v
文件 1083 2017-03-09 16:43 project\design\transc
文件 1317 2016-12-29 18:33 project\sim\tb_bk.v
文件 875 2016-12-29 18:30 project\sim\tb_ks.v
文件 264 2016-12-30 16:10 project\sim\tb_sz.v
文件 1579 2016-12-30 15:55 project\sim\tb_top.v
文件 370 2016-12-29 17:24 project\sim\tb_seg.v
目录 0 2016-12-30 15:25 project\design
目录 0 2016-12-30 15:25 project\sim
目录 0 2016-12-30 15:25 project
----------- --------- ---------- ----- ----
13612 14
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
评论
共有 条评论