资源简介
西安邮电大学 基于verilog 银行用户名密码识别系统
代码 激励都有 仿真通过
仿真时,clk_1000 用clk_50M
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 2859 2016-12-30 17:11 project\design\bank.v
文件 1379 2016-12-30 17:01 project\design\key_switch.v
文件 1814 2016-12-29 17:24 project\design\seg.v
文件 367 2016-12-29 16:38 project\design\shizhong.v
文件 1705 2016-12-30 17:01 project\design\top.v
文件 1083 2017-03-09 16:43 project\design\transcript
文件 1317 2016-12-29 18:33 project\sim\tb_bk.v
文件 875 2016-12-29 18:30 project\sim\tb_ks.v
文件 264 2016-12-30 16:10 project\sim\tb_sz.v
文件 1579 2016-12-30 15:55 project\sim\tb_top.v
文件 370 2016-12-29 17:24 project\sim\tb_seg.v
目录 0 2016-12-30 15:25 project\design
目录 0 2016-12-30 15:25 project\sim
目录 0 2016-12-30 15:25 project
----------- --------- ---------- ----- ----
13612 14
----------- --------- ---------- ----- ----
文件 2859 2016-12-30 17:11 project\design\bank.v
文件 1379 2016-12-30 17:01 project\design\key_switch.v
文件 1814 2016-12-29 17:24 project\design\seg.v
文件 367 2016-12-29 16:38 project\design\shizhong.v
文件 1705 2016-12-30 17:01 project\design\top.v
文件 1083 2017-03-09 16:43 project\design\transc
文件 1317 2016-12-29 18:33 project\sim\tb_bk.v
文件 875 2016-12-29 18:30 project\sim\tb_ks.v
文件 264 2016-12-30 16:10 project\sim\tb_sz.v
文件 1579 2016-12-30 15:55 project\sim\tb_top.v
文件 370 2016-12-29 17:24 project\sim\tb_seg.v
目录 0 2016-12-30 15:25 project\design
目录 0 2016-12-30 15:25 project\sim
目录 0 2016-12-30 15:25 project
----------- --------- ---------- ----- ----
13612 14
相关资源
- FPGA作业题verilog源文件 哈夫曼编码
- FPU - verilog实现的浮点运算单元,支持
- SPI协议Verilog实现
- Verilog实现单周期十条指令的cpu
- 基于Verilog的三段式状态机
- sobel边缘检测verilog实现.zip
- verilog-------数字密码锁
- ASK编码Verilog实现内含Testbentch.rar
- FPGA实现DDS正弦波、方波、三角波发生
- verilog编写基于FPGA的示波器核心实现
- Verilog实现APB总线接口的PWM模块
- Verilog实现APB总线接口的计数器
- Verilog实现16位计数器
- verilog实现JPEG图象压缩程序
- Verilog IIC ADT7420
- 华为 内部资料 verilog编码规范coding
- 简单的4位CPU的verilog实现与仿真
- 学习vmm的好,用SV写的代码
- AES加密算法modelsim仿真-Verilog语言
- FIR滤波器的verilog代码
- 基于FPGA的DDS波形发生器
- verilog数字钟报告含代码
- FPGA Verilog 串口收发+流水灯程序
- turbo 编译码 verilog
- 4fsk调制与解调基于Verilog HDL语言
- tft-7-LCD-DRIVE-VERILOG.基于FPGA 液晶屏驱动
- 串口通信verilog代码
- verilog闹钟程序
- Verilog的135个经典设计.rar
- 实测亲测xilinx fpga uart 串口rs232工程,
评论
共有 条评论