资源简介
用Verilog编写的RS485接口，有485接口收发数据模块，也有控制模块，注释详细，有需要的可以下载。软件版本为ISE14.7
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
I.A.... 5050 2019-09-16 11:03 RS485_Verilog\TR_top.v
I.A.... 9401 2019-09-16 11:04 RS485_Verilog\uart_TR_2Mbps.v
目录 0 2019-09-16 11:05 RS485_Verilog
----------- --------- ---------- ----- ----
14451 3
----------- --------- ---------- ----- ----
I.A.... 5050 2019-09-16 11:03 RS485_Verilog\TR_top.v
I.A.... 9401 2019-09-16 11:04 RS485_Verilog\uart_TR_2Mbps.v
目录 0 2019-09-16 11:05 RS485_Verilog
----------- --------- ---------- ----- ----
14451 3
相关资源
- 基于fpga的DDS信号发生器的设计
- apb总线timer的verilog
- Verilog秒脉冲程序可调节脉冲周期
- 基于FPGA的MSK调制解调器设计与应用
- tdc GPX2芯片配置程序
- verilog 开方 pdf
- FPGA 按键消抖设计方法 与 程序
- 最新vivado2019版本，win和linux都有，安
- 除法器IP verilog
- RS485使用手册与指南[中文版、文字版
- 生成gold序列和m序列的Verilog代码实现
- 华中科技大学 MIPS_CPU 实现了动态分支
- verilog流水线多周期CPU设计
- 银行用户名密码识别系统verilog
- FPGA作业题verilog源文件 哈夫曼编码
- FPGA实现图像处理中的直方图统计
- FPU - verilog实现的浮点运算单元，支持
- SPI协议Verilog实现
- Verilog实现单周期十条指令的cpu
- 基于Verilog的三段式状态机
- sobel边缘检测verilog实现.zip
- verilog-------数字密码锁
- ASK编码Verilog实现内含Testbentch.rar
- Synplify201809百度网盘.txt
- sdram_model_plus 大小为256M 邓堪文sdram中
- FPGA实现DDS正弦波、方波、三角波发生
- verilog编写基于FPGA的示波器核心实现
- FPGA硬件实现浮点数减法运算
- Verilog实现APB总线接口的PWM模块
- Verilog实现APB总线接口的计数器
川公网安备 51152502000135号
评论
共有 条评论