资源简介
设计一个完整的DDS波形发生器模块,可实现频率、相位可调,三种波形。
(1) 模式控制:正弦波/三角波/矩形波
(2) 频率控制:直接设置频率值
(3) ROM表地址长度2^8=256、数据位宽10位
(4) 分辨率优于1Hz
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 96256 2018-12-14 08:04 lab 3\DDS原理.doc
文件 543 2018-12-21 15:54 lab 3\add-choose.v
文件 1138 2018-12-21 17:25 lab 3\add-choosetext.v
文件 1175 2018-12-21 09:01 lab 3\data_x1.txt
文件 1210 2018-12-21 09:01 lab 3\data_x2.txt
文件 1026 2018-12-21 09:01 lab 3\data_x3.txt
文件 729600 2019-03-23 11:52 lab 3\我是大作业论文.doc
目录 0 2019-03-23 11:56 lab 3\
----------- --------- ---------- ----- ----
文件 96256 2018-12-14 08:04 lab 3\DDS原理.doc
文件 543 2018-12-21 15:54 lab 3\add-choose.v
文件 1138 2018-12-21 17:25 lab 3\add-choosetext.v
文件 1175 2018-12-21 09:01 lab 3\data_x1.txt
文件 1210 2018-12-21 09:01 lab 3\data_x2.txt
文件 1026 2018-12-21 09:01 lab 3\data_x3.txt
文件 729600 2019-03-23 11:52 lab 3\我是大作业论文.doc
目录 0 2019-03-23 11:56 lab 3\
- 上一篇:基于labview的简易提款机
- 下一篇:qt界面连接wifi
相关资源
- 基于verilog使得led闪烁~
- 4位七段数数码管显示
- 北航计组P1-Verilog简单部件与状态机
- 五级流水线MIPS微处理器部分指令实现
- Verilog设计电子表万年历
- 使用Verilog+quartus2+ModelSim仿真UART串口通
- 夏宇闻著VERILOG数字系统设计教程例题
- veriloga的模型导入hspice的方法
- Verilog HDL入门第三版)_夏宇闻
- FPGA与铁电存储器SPI通信Verilog实现
- systemverilog for verification 源代码
- verilog 拔河游戏机
- 三星经典nand flash verilog模型
- uCOS-II_DDS_FFT
- verilog实现自动售货机功能
- 用verilog写的(73)循环码编码
- DDS好的代码
- 模10计数器
- verilog小球游戏,真的可以玩的
- AT89S52控制DDS9850产生可调频的正弦波
- 基于FPGA的dds信号发生器代码
- 基于verilog的8位移位寄存器
- 用FPGA实现CCD的驱动VerilogHDL
- DDS的FPGA实现
- 基于verilog的FSK编码实现
- 异步FIFO Verilog HDL,包含所有标志位,
- Verilog数字系统设计教程夏宇闻例题源
- VHDL正弦波发生器程序
- 完整详尽官方DDR SDRAM CONTROLLER代码非
- 数字秒表verilog hdl代码
评论
共有 条评论