资源简介
verilog实现的3-8译码器,开发环境vivado2016,使用modelsim仿真测试
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1879 2018-10-17 20:51 3-8decoder\3-8decoder.cache\wt\java_command_handlers.wdf
文件 121 2018-10-17 19:48 3-8decoder\3-8decoder.cache\wt\project.wpc
文件 5243 2018-10-13 21:33 3-8decoder\3-8decoder.cache\wt\synthesis.wdf
文件 100 2018-10-13 21:33 3-8decoder\3-8decoder.cache\wt\synthesis_details.wdf
文件 3388 2018-10-17 20:51 3-8decoder\3-8decoder.cache\wt\webtalk_pa.xml
文件 256 2018-10-13 21:31 3-8decoder\3-8decoder.cache\wt\xsim.wdf
文件 343 2018-10-13 21:35 3-8decoder\3-8decoder.hw\3-8decoder.lpr
文件 677 2018-10-13 21:40 3-8decoder\3-8decoder.hw\hw_1\hw.xml
文件 130 2018-10-10 20:24 3-8decoder\3-8decoder.ip_user_files\README.txt
文件 212 2018-10-10 20:19 3-8decoder\3-8decoder.runs\.jobs\vrs_config_1.xml
文件 411 2018-10-13 21:33 3-8decoder\3-8decoder.runs\.jobs\vrs_config_10.xml
文件 226 2018-10-10 20:19 3-8decoder\3-8decoder.runs\.jobs\vrs_config_2.xml
文件 212 2018-10-10 20:27 3-8decoder\3-8decoder.runs\.jobs\vrs_config_3.xml
文件 226 2018-10-10 20:27 3-8decoder\3-8decoder.runs\.jobs\vrs_config_4.xml
文件 408 2018-10-10 21:24 3-8decoder\3-8decoder.runs\.jobs\vrs_config_5.xml
文件 212 2018-10-12 21:28 3-8decoder\3-8decoder.runs\.jobs\vrs_config_6.xml
文件 226 2018-10-12 21:41 3-8decoder\3-8decoder.runs\.jobs\vrs_config_7.xml
文件 212 2018-10-12 22:33 3-8decoder\3-8decoder.runs\.jobs\vrs_config_8.xml
文件 226 2018-10-12 22:33 3-8decoder\3-8decoder.runs\.jobs\vrs_config_9.xml
文件 179 2018-10-13 21:33 3-8decoder\3-8decoder.runs\impl_1\.init_design.begin.rst
文件 0 2018-10-13 21:33 3-8decoder\3-8decoder.runs\impl_1\.init_design.end.rst
文件 179 2018-10-13 21:33 3-8decoder\3-8decoder.runs\impl_1\.opt_design.begin.rst
文件 0 2018-10-13 21:34 3-8decoder\3-8decoder.runs\impl_1\.opt_design.end.rst
文件 179 2018-10-13 21:34 3-8decoder\3-8decoder.runs\impl_1\.place_design.begin.rst
文件 0 2018-10-13 21:34 3-8decoder\3-8decoder.runs\impl_1\.place_design.end.rst
文件 179 2018-10-13 21:34 3-8decoder\3-8decoder.runs\impl_1\.route_design.begin.rst
文件 0 2018-10-13 21:34 3-8decoder\3-8decoder.runs\impl_1\.route_design.end.rst
文件 179 2018-10-13 21:33 3-8decoder\3-8decoder.runs\impl_1\.vivado.begin.rst
文件 0 2018-10-13 21:35 3-8decoder\3-8decoder.runs\impl_1\.vivado.end.rst
文件 0 2018-10-13 21:33 3-8decoder\3-8decoder.runs\impl_1\.Vivado_Implementation.queue.rst
............此处省略145个文件信息
----------- --------- ---------- ----- ----
文件 1879 2018-10-17 20:51 3-8decoder\3-8decoder.cache\wt\java_command_handlers.wdf
文件 121 2018-10-17 19:48 3-8decoder\3-8decoder.cache\wt\project.wpc
文件 5243 2018-10-13 21:33 3-8decoder\3-8decoder.cache\wt\synthesis.wdf
文件 100 2018-10-13 21:33 3-8decoder\3-8decoder.cache\wt\synthesis_details.wdf
文件 3388 2018-10-17 20:51 3-8decoder\3-8decoder.cache\wt\webtalk_pa.xm
文件 256 2018-10-13 21:31 3-8decoder\3-8decoder.cache\wt\xsim.wdf
文件 343 2018-10-13 21:35 3-8decoder\3-8decoder.hw\3-8decoder.lpr
文件 677 2018-10-13 21:40 3-8decoder\3-8decoder.hw\hw_1\hw.xm
文件 130 2018-10-10 20:24 3-8decoder\3-8decoder.ip_user_files\README.txt
文件 212 2018-10-10 20:19 3-8decoder\3-8decoder.runs\.jobs\vrs_config_1.xm
文件 411 2018-10-13 21:33 3-8decoder\3-8decoder.runs\.jobs\vrs_config_10.xm
文件 226 2018-10-10 20:19 3-8decoder\3-8decoder.runs\.jobs\vrs_config_2.xm
文件 212 2018-10-10 20:27 3-8decoder\3-8decoder.runs\.jobs\vrs_config_3.xm
文件 226 2018-10-10 20:27 3-8decoder\3-8decoder.runs\.jobs\vrs_config_4.xm
文件 408 2018-10-10 21:24 3-8decoder\3-8decoder.runs\.jobs\vrs_config_5.xm
文件 212 2018-10-12 21:28 3-8decoder\3-8decoder.runs\.jobs\vrs_config_6.xm
文件 226 2018-10-12 21:41 3-8decoder\3-8decoder.runs\.jobs\vrs_config_7.xm
文件 212 2018-10-12 22:33 3-8decoder\3-8decoder.runs\.jobs\vrs_config_8.xm
文件 226 2018-10-12 22:33 3-8decoder\3-8decoder.runs\.jobs\vrs_config_9.xm
文件 179 2018-10-13 21:33 3-8decoder\3-8decoder.runs\impl_1\.init_design.begin.rst
文件 0 2018-10-13 21:33 3-8decoder\3-8decoder.runs\impl_1\.init_design.end.rst
文件 179 2018-10-13 21:33 3-8decoder\3-8decoder.runs\impl_1\.opt_design.begin.rst
文件 0 2018-10-13 21:34 3-8decoder\3-8decoder.runs\impl_1\.opt_design.end.rst
文件 179 2018-10-13 21:34 3-8decoder\3-8decoder.runs\impl_1\.place_design.begin.rst
文件 0 2018-10-13 21:34 3-8decoder\3-8decoder.runs\impl_1\.place_design.end.rst
文件 179 2018-10-13 21:34 3-8decoder\3-8decoder.runs\impl_1\.route_design.begin.rst
文件 0 2018-10-13 21:34 3-8decoder\3-8decoder.runs\impl_1\.route_design.end.rst
文件 179 2018-10-13 21:33 3-8decoder\3-8decoder.runs\impl_1\.vivado.begin.rst
文件 0 2018-10-13 21:35 3-8decoder\3-8decoder.runs\impl_1\.vivado.end.rst
文件 0 2018-10-13 21:33 3-8decoder\3-8decoder.runs\impl_1\.Vivado_Implementation.queue.rst
............此处省略145个文件信息
相关资源
- PID_verilog
- Verilog HDL实现数码管动态扫描
- 基于Verilog的七人表决器工程包含整个
- FPGA Verilog -LPM_ROM控制器 完整工程
- 超声波测距模块的Verilog代码
- verilog实现pwm输出按键控制数码管显示
- 基于verilog的DDS设计
- 基于verilog使得led闪烁~
- 4位七段数数码管显示
- 北航计组P1-Verilog简单部件与状态机
- 五级流水线MIPS微处理器部分指令实现
- Verilog设计电子表万年历
- 使用Verilog+quartus2+ModelSim仿真UART串口通
- 夏宇闻著VERILOG数字系统设计教程例题
- veriloga的模型导入hspice的方法
- Verilog HDL入门第三版)_夏宇闻
- FPGA与铁电存储器SPI通信Verilog实现
- systemverilog for verification 源代码
- verilog 拔河游戏机
- 三星经典nand flash verilog模型
- verilog实现自动售货机功能
- 用verilog写的(73)循环码编码
- 模10计数器
- verilog小球游戏,真的可以玩的
- 基于FPGA的dds信号发生器代码
- 基于verilog的8位移位寄存器
- 用FPGA实现CCD的驱动VerilogHDL
- 基于verilog的FSK编码实现
- 异步FIFO Verilog HDL,包含所有标志位,
- Verilog数字系统设计教程夏宇闻例题源
评论
共有 条评论