资源简介
sata3 主控制器 FPGA
支持xilinx kintex7
全部源代码
代码片段和文件信息
# left_column[9] = disparity
# left_column[8] = conrtol
# left_column[7:0] = decoded 8
# right column[9:0] = encoded 10 in correct order : abcdefgh. Need to flip it because gtx spits out flipped data with flipped bit order
#
mem7f = []
for i in range(0x80):
mem7f.append(0);
filecontent = {}
for line in open(‘gtx_10x8dec_init_stub.v‘).readlines():
address_flipped_str = line.split()[1];
address_str = address_flipped_str[::-1]
address = int(‘0b‘ + address_str 2)
# retrieve everything but disparity - highest bit
value = int(‘0b‘ + line.split()[0][1:] 2)
# retrieve disparity
disparity = int(‘0b‘ + line.split()[0][0] 2)
# if disparity = 1 -> flag positive disparity 0 -> flag negative one
disp_pos = 1 if disparity == 1 else 0
disp_neg = 1 if disparity == 0 else 0
if address_str in filecontent:
disp_pos = 1 if filecontent[address_str][1] == 1 or disp_pos else 0
disp_neg = 1 if filecontent[address_str][2] == 1 or disp_neg else 0
filecontent[address_str] = [address disp_pos disp_neg value];
for key in filecontent:
(address disp_pos disp_neg value) = filecontent[key]
# if address == 0x2aa:
# print ‘2AA: ADDR>>4 = %X‘ % (address >> 4)‘ ADDR = ‘ bin(address) ‘ POS DISP = ‘ bin(disp_pos) ‘ NEG DISP = ‘ bin(disp_neg) ‘ VALUE = ‘ bin(value)
# print ‘ADDR = ‘ bin(address) ‘ POS DISP = ‘ bin(disp_pos) ‘ NEG DISP = ‘ bin(disp_neg) ‘ VALUE = ‘ bin(value)
to_mem = (disp_pos << 10) + (disp_neg << 9) + value
mem7f[address >> 4] = mem7f[address >> 4] + (to_mem << ((address % 16) * 16))
# if (address >> 4) == 0x2a:
# print ‘2AA: ADDR = %X to mem = %X total = %X ‘ % ((address )to_mem mem7f[address >> 4])# ‘ ADDR = ‘ bin(address) ‘ POS DISP = ‘ bin(disp_pos) ‘ NEG DISP = ‘ bin(disp_neg) ‘ VALUE = ‘ bin(value)
# if addr == 0x2aa:
# print “FLIPPED ADDR %s “ % address_flipped_str “ADDR %x “ % addr “ADDR7f %x “ % (addr >> 4) “VALUE %x “ % a
for i in range(0x80):
print ‘ .INIT_%02X\t(256\‘h%064X)‘ % (i mem7f[i])
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2017-07-29 11:46 host\
文件 10206 2017-07-29 11:46 host\crc.v
文件 4510 2017-07-29 11:46 host\drp_other_registers.v
文件 9579 2017-07-29 11:46 host\elastic1632.v
文件 5703 2017-07-29 11:46 host\gtx_10x8dec.v
文件 2170 2017-07-29 11:46 host\gtx_10x8dec_geninit.py
文件 10752 2017-07-29 11:46 host\gtx_10x8dec_init.v
文件 12328 2017-07-29 11:46 host\gtx_10x8dec_init_stub.v
文件 5142 2017-07-29 11:46 host\gtx_8x10enc.v
文件 587 2017-07-29 11:46 host\gtx_8x10enc_geninit.py
文件 10752 2017-07-29 11:46 host\gtx_8x10enc_init.v
文件 20368 2017-07-29 11:46 host\gtx_8x10enc_init_stub.v
文件 6471 2017-07-29 11:46 host\gtx_comma_align.v
文件 16068 2017-07-29 11:46 host\gtx_elastic.v
文件 66924 2017-07-29 11:46 host\gtx_wrap.v
文件 62390 2017-07-29 11:46 host\li
文件 24491 2017-07-29 11:46 host\oob.v
文件 10806 2017-07-29 11:46 host\oob_ctrl.v
文件 23546 2017-07-29 11:46 host\sata_phy.v
文件 5469 2017-07-29 11:46 host\scrambler.v
相关资源
- 波形mif文件生成工具
- modelsim_10.6c
- 基于FPGA的压缩算法 压缩比1:2里有全
- timer verilog
- ADC SPI配置FPGA代码
- 3-8译码器 verilog代码
- PID_verilog
- Verilog HDL实现数码管动态扫描
- 基于Verilog的七人表决器工程包含整个
- FPGA Verilog -LPM_ROM控制器 完整工程
- 基于FPGA的交通灯控制系统
- 超声波测距模块的Verilog代码
- verilog实现pwm输出按键控制数码管显示
- 基于verilog的DDS设计
- 基于fpga的七人表决器
- 基于verilog使得led闪烁~
- 4位七段数数码管显示
- 北航计组P1-Verilog简单部件与状态机
- 五级流水线MIPS微处理器部分指令实现
- 基于FPGA的FFT算法设计与实现
- Verilog设计电子表万年历
- 数字密码锁FPGA
- 使用Verilog+quartus2+ModelSim仿真UART串口通
- 夏宇闻著VERILOG数字系统设计教程例题
- 量化延时法进行精密时间间隔测量
- 基于提升小波的图像去噪算法的FPGA设
- FPGA_AD0226
- fpga项目所需的字模转mif文件C2Mif.exe
- veriloga的模型导入hspice的方法
- 基于FPGA状态机的流水灯VHDL程序
评论
共有 条评论