i2c_master verilog代码+testbench

修改了原code中不合理的地方：1、不符合I2C标准的端口处理方式 2、增加io_pad接口模块 3、testbench中增加I2C协议上拉电路 4、修改了原设计中sda信号输出方式不完善的地方 5、修改了远设计中SDA,SCL初始状态

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件       3190  2017-08-15 19:54  i2c_master\i2c_interface.v

     文件       3562  2017-08-15 19:53  i2c_master\i2c_master.v

     文件       1733  2017-08-15 19:59  i2c_master\i2c_master_tb.v

     目录          0  2017-08-15 19:59  i2c_master

----------- ---------  ---------- -----  ----

                 8485                    4