资源简介
使用verilog开发的RS485,可以设置波特率等相关485协议参数,经实际测试可以使用
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1671 2015-10-17 10:20 uart.v
文件 2300 2015-10-17 09:58 baudset.v
文件 1106 2015-10-16 20:58 controll.v
文件 6534 2015-10-16 15:26 receiver.v
----------- --------- ---------- ----- ----
11611 4
----------- --------- ---------- ----- ----
文件 1671 2015-10-17 10:20 uart.v
文件 2300 2015-10-17 09:58 baudset.v
文件 1106 2015-10-16 20:58 controll.v
文件 6534 2015-10-16 15:26 receiver.v
----------- --------- ---------- ----- ----
11611 4
- 上一篇:汇编实现统计正数负数零的个数
- 下一篇:操作系统实现生产者消费者问题
相关资源
- S7-200与RS485设备通讯
- 三菱PLC与变频器通讯(2台
- verilog 4×4矩阵键盘
- 串并转换与并串转换的Verilog实现
- verilog代码 序列检测器
- 8421BCD码计数器内含文档及Verilog HDL设
- i2c_master verilog代码+testbench
- 51单片机实现的RS485通讯程序
- sata3主控制器FPGA
- timer verilog
- ADC SPI配置FPGA代码
- 3-8译码器 verilog代码
- PID_verilog
- Verilog HDL实现数码管动态扫描
- 基于Verilog的七人表决器工程包含整个
- FPGA Verilog -LPM_ROM控制器 完整工程
- 超声波测距模块的Verilog代码
- verilog实现pwm输出按键控制数码管显示
- 基于verilog的DDS设计
- 基于verilog使得led闪烁~
- 4位七段数数码管显示
- 北航计组P1-Verilog简单部件与状态机
- 五级流水线MIPS微处理器部分指令实现
- Verilog设计电子表万年历
- 使用Verilog+quartus2+ModelSim仿真UART串口通
- 夏宇闻著VERILOG数字系统设计教程例题
- veriloga的模型导入hspice的方法
- Verilog HDL入门第三版)_夏宇闻
- FPGA与铁电存储器SPI通信Verilog实现
- systemverilog for verification 源代码
评论
共有 条评论