资源简介
实现了一个二阶锁相环，性能通过了调试，可以实现相位和频率的跟踪
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 27648 2008-06-03 17:04 锁相环verilog代码.doc
----------- --------- ---------- ----- ----
27648 1
----------- --------- ---------- ----- ----
文件 27648 2008-06-03 17:04 锁相环verilog代码.doc
----------- --------- ---------- ----- ----
27648 1
- 上一篇：QT动画显示源代码
- 下一篇：小黑内存不能为read修复工具 1.4
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE，和
- 硬件课程设计—流水灯（quartus软件
- Verilog按键代码
- verilog的PCI源代码，非常详细，顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现（源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 数字正交上变频器AD9857在高频雷达系
- 利用高压VCO设计高性能锁相环
- 翻译的美国大学经典参考书，Roland
- 锁相环回路滤波器设计优化
- PLL原理讲义 一个典型的锁相环PLL系统
- 改善分数分频锁相环合成器中的整数
- 锁相环PLL偏离整数通道的频率点杂散
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- 宽频带数字锁相环的设计及基于FPGA的
- PLL和DLL：都是锁相环，区别在哪里？
- 基于锁相环的低频函数发生器
川公网安备 51152502000135号
评论
共有 条评论