sobel的verilog实现

sobel的verilog实现，已经在Xilinx和Altera FPGA上验证过，可用。。。 程序优化过，可以跑比较高的频率。 程序里有注释。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件      28791  2017-01-14 22:50  sobel\ImageXlib_arch.vhd

     文件       5978  2017-01-14 22:50  sobel\ImageXlib_utils.vhd

     文件       3180  2017-01-14 22:50  sobel\linebuffer_Wapper.vhd

     文件       1228  2017-01-14 22:50  sobel\Sobel.v

     目录          0  2018-04-17 14:21  sobel

----------- ---------  ---------- -----  ----

                39177                    5