资源简介
Verilog实现31条指令的单周期CPU,在Nexy4板上可直接下板
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 3523 2018-04-27 10:12 imem.v
文件 34551 2018-04-27 10:12 imem.mif
文件 417 2018-04-21 13:35 ext.v
文件 893 2018-04-26 21:45 dram.v
文件 16441 2018-04-27 10:12 dist_mem_gen_v8_0.v
文件 3893 2018-04-27 10:10 cpu.v
文件 5089 2018-04-25 15:26 control_unit.v
文件 3426 2018-04-25 15:27 bshifter32_carry.v
文件 722 2018-04-22 13:54 and_c.v
文件 3298 2018-04-25 15:26 alu.v
文件 1797 2018-04-25 15:27 addsub32.v
文件 575 2018-04-22 14:11 add2.v
文件 724 2018-04-22 13:49 xor_c.v
文件 1931 2018-04-25 15:32 slt_c.v
文件 1480 2018-04-22 09:54 selector.v
文件 968 2018-04-26 22:38 sccomp_dataflow.v
文件 2355 2018-04-27 09:02 regfile.v
文件 799 2018-04-27 09:57 pcreg.v
文件 716 2018-04-22 13:51 or_c.v
文件 725 2018-04-22 13:51 nor_c.v
文件 704 2018-04-22 13:52 lui_c.v
----------- --------- ---------- ----- ----
文件 3523 2018-04-27 10:12 imem.v
文件 34551 2018-04-27 10:12 imem.mif
文件 417 2018-04-21 13:35 ext.v
文件 893 2018-04-26 21:45 dram.v
文件 16441 2018-04-27 10:12 dist_mem_gen_v8_0.v
文件 3893 2018-04-27 10:10 cpu.v
文件 5089 2018-04-25 15:26 control_unit.v
文件 3426 2018-04-25 15:27 bshifter32_carry.v
文件 722 2018-04-22 13:54 and_c.v
文件 3298 2018-04-25 15:26 alu.v
文件 1797 2018-04-25 15:27 addsub32.v
文件 575 2018-04-22 14:11 add2.v
文件 724 2018-04-22 13:49 xor_c.v
文件 1931 2018-04-25 15:32 slt_c.v
文件 1480 2018-04-22 09:54 selector.v
文件 968 2018-04-26 22:38 sccomp_dataflow.v
文件 2355 2018-04-27 09:02 regfile.v
文件 799 2018-04-27 09:57 pcreg.v
文件 716 2018-04-22 13:51 or_c.v
文件 725 2018-04-22 13:51 nor_c.v
文件 704 2018-04-22 13:52 lui_c.v
- 上一篇:tagview代码文件
- 下一篇:54条指令Vivado工程文件
相关资源
- 54条指令Vivado工程文件
- DAC8560驱动Verilog
- ADS8865 Verilog驱动
- 基于FPGA的自动售货机verilog语言
- MIPS32位单周期CPU
- fpga峰值采样verilog程序
- Lattice Diamond license for 3.10
- 32位快速加法器源代码Verilog
- 32位快速加法器(Verilog)
- leomoon-cpu-v.zip Inter Tv-x启用检查工具官
- 数字DA转换器(FPGA Verilog)
- 西门子224 226 CADcpu226CAD模版
- MIPS单/多周期CPU设计Verilog源码
- AD9914 verilog程序
- Verilog ARM ALU设计
- SPI通信的Verilog实现 附详细说明
- intel 4004 cpu 设计资料
- ADF4350 verilog 控制源代码
- 龙芯2F硬件设计参考
- 单周期 CPU 设计
- systemverilog验证_克里斯。斯皮尔
- Verilog状态机实现自动饮料售货机
- 8位CPU quartus 9.0版本
- 获取操作系统、CPU、内存、硬盘等系
- 用verilog实现HDB3编解码的程序
- 基于CSA原理,使用verilog实现7个数相加
- 模拟MIPS流水线处理器的verilog源代码
- 用verilog HDL设计交通灯
- S5720-32C-HI-24Szabbix监控交换机cpu、风扇
- 常用低速接口verilog代码Uart/SPI/I2C等
评论
共有 条评论