资源简介
54条指令的单周期CPU的Vivado工程文件,可直接在Nexy4板下板,以实现25Mhz
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 2677 2019-06-11 15:43 CPU54\ALU.v
文件 17687 2019-06-11 23:14 CPU54\CONTROL.v
文件 1867 2019-06-11 16:44 CPU54\CP0.v
文件 2709 2019-07-12 15:09 CPU54\CPU54.v
文件 318 2019-06-20 15:03 CPU54\CPU54_tb.v
文件 16441 2019-06-11 22:28 CPU54\dist_mem_gen_v8_0.v
文件 2241 2019-06-14 20:39 CPU54\DIV.v
文件 1573 2019-06-11 19:02 CPU54\DIVU.v
文件 43362 2019-06-11 22:28 CPU54\IMEM.mif
文件 3523 2019-06-11 22:28 CPU54\IMEM.v
文件 1815 2019-06-11 19:33 CPU54\MDU.v
文件 11891 2019-06-11 22:27 CPU54\mips_54_mars_simulate_student_ForWeb.coe
文件 288 2019-06-11 16:29 CPU54\MULT.v
文件 265 2019-06-11 16:30 CPU54\MULTU.v
文件 361 2019-06-11 20:17 CPU54\PC.v
文件 412 2019-06-11 23:13 CPU54\RAM.v
文件 651 2019-06-11 20:15 CPU54\REG.v
文件 13207 2019-06-20 10:32 CPU54\test2019_for_cpu54.coe
文件 295 2019-07-12 15:34 CPU54\TOP.v
目录 0 2019-06-20 17:50 CPU54
----------- --------- ---------- ----- ----
121583 20
----------- --------- ---------- ----- ----
文件 2677 2019-06-11 15:43 CPU54\ALU.v
文件 17687 2019-06-11 23:14 CPU54\CONTROL.v
文件 1867 2019-06-11 16:44 CPU54\CP0.v
文件 2709 2019-07-12 15:09 CPU54\CPU54.v
文件 318 2019-06-20 15:03 CPU54\CPU54_tb.v
文件 16441 2019-06-11 22:28 CPU54\dist_mem_gen_v8_0.v
文件 2241 2019-06-14 20:39 CPU54\DIV.v
文件 1573 2019-06-11 19:02 CPU54\DIVU.v
文件 43362 2019-06-11 22:28 CPU54\IMEM.mif
文件 3523 2019-06-11 22:28 CPU54\IMEM.v
文件 1815 2019-06-11 19:33 CPU54\MDU.v
文件 11891 2019-06-11 22:27 CPU54\mips_54_mars_simulate_student_ForWeb.coe
文件 288 2019-06-11 16:29 CPU54\MULT.v
文件 265 2019-06-11 16:30 CPU54\MULTU.v
文件 361 2019-06-11 20:17 CPU54\PC.v
文件 412 2019-06-11 23:13 CPU54\RAM.v
文件 651 2019-06-11 20:15 CPU54\REG.v
文件 13207 2019-06-20 10:32 CPU54\test2019_for_cpu54.coe
文件 295 2019-07-12 15:34 CPU54\TOP.v
目录 0 2019-06-20 17:50 CPU54
----------- --------- ---------- ----- ----
121583 20
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- Cpu-Z检测CPU软件
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- Vivado2019.2 lic 基础的都可以用
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 完美获取 CPU 的 NUMA节点数、CPU插槽个
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- 高通CPU救砖工具刷入完整资料
- 大话处理器:处理器基础知识读本高
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 移远OpenCPU快速开始指导手册
- zynq下pcie nvme硬盘接口实现
- ThrottleStop_8.70.6
评论
共有 条评论