资源简介
(1)抢答台数为6;
(2)具有抢答开始后20s倒计时,20秒倒计时后6人抢答显示超时,并报警;
(3)能显示超前抢答台号并显示犯规报警;
(4)系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声响起,直至该路按键松开,显示牌显示该路抢答台号。
代码片段和文件信息
- 上一篇:浙大ACM题解
- 下一篇:使用Qt 实现简单聊天室
相关资源
- 《计算机原理与设计:Verilog HDL版》-李
- 华为 Verilog_HDL_三套教程
- Verilog 编写基于SRAM 的代码
-
Altera公司的Verilog Coding st
yle - Notepad++下Verilog自动完成的配置文件
- Verilog夏宇闻 数字系统设计课后题答案
- Verilog8b10b编码
- multisim仿真四路抢答器
- Master SPI的Verilog源代码(包括文档 测
- Verilog ADV7123的PAL D控制信号
- 单片机16路抢答器有仿真
- 基于FPGA cyclone II 的LCD显示verilog代码
- 占空比,幅值和步进可调的DDS输出,
- 32位进位选择加法器
- VHDL八人抢答器设计
- [traffic]设计并实现一十字路口的红、
- FPGA直接驱动LCD12864的Verilog程序
- Verilog HDL 矩阵键盘扫描
- 四路智能抢答器设计.rar
- 四人抢答器 数字电路课程设计报告
- 数字单片机八位抢答器
- verilog一维DCT算法程序
- 四路竞赛抢答器数字逻辑课程设计
- 北航计组代码四p5--Verilog流水线
- 北航计组实验代码五p6--Verilog流水线
- spi flash verilog simulation model仿真模型
- 高速缓存(Cache)的Verilog代码
- EDA课程设计六路抢答器
- ad7705verilog程序
- 华为FPGA设计规范Verilog_HDL
评论
共有 条评论