资源简介
完整齐全目 录
1、绪论 1
2、VERILOG HDL的基础知识
2.1 VERILOG HDL 概述 2
2.1.1 VERILOG HDL的发展历史 2
2.1.2 VERILOG HDL的主要功能 2
3、多功能数字钟的设计 8
3.1设计任务 8
3.2 多功能数字钟功能概述 10
3.3多功能数字钟系统框图 10
3.4详细功能及状态描述 3
3.5 参考模块设计 10
3.5．1 主控制模块maincontrol 10
3.3.2. 时间及其设置模块timepiece_main 10
3.3.3. 时间显示动态位选模块TIME_DISP_SELSCT 12
3.3.4
代码片段和文件信息
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- 单片机做的6位时分秒数字钟
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE，和
- 硬件课程设计—流水灯（quartus软件
- Verilog按键代码
- verilog的PCI源代码，非常详细，顶层模
- 基于89c51的数字钟
- CPLD Verilog数字密码锁 源码
- 数字电子技术 多功能数字钟
- 用7490设计一个能计时12小时，计分六
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现（源码
- fpga数字钟
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南（中
- 基于Verilog的交通灯设计EDA课程设计
川公网安备 51152502000135号
评论
共有 条评论