资源简介
完整齐全目 录
1、绪论 1
2、VERILOG HDL的基础知识
2.1 VERILOG HDL 概述 2
2.1.1 VERILOG HDL的发展历史 2
2.1.2 VERILOG HDL的主要功能 2
3、多功能数字钟的设计 8
3.1设计任务 8
3.2 多功能数字钟功能概述 10
3.3多功能数字钟系统框图 10
3.4详细功能及状态描述 3
3.5 参考模块设计 10
3.5．1 主控制模块maincontrol 10
3.3.2. 时间及其设置模块timepiece_main 10
3.3.3. 时间显示动态位选模块TIME_DISP_SELSCT 12
3.3.4
代码片段和文件信息
相关资源
- verilog hdl常用算法135例
- 哈工大 EDA课程设计 verilog编程 数字秒
- verilog汽车尾灯
- 32位浮点数加法器verilog
- 使用Verilog 写 RISC CPU 资料和代码
- FPGA、Verilog浮点计算加减乘除
- verilog微波炉定时器设计
- 89c51电子数字钟 源码和电路图
- sublime verilog插件
- 使用Verilog实现RAM的构造并读写数据
- SPI经典IP内核verilog
- AES加密模块verilog代码
- 使用Verilog设计CPU
- 曼彻斯特编码的verilog实现
- 二值化verilog代码
- Verilog 控制12864
- 基于verilog的步进电机驱动
- 基于verilog的串口实现
- 桶形移位器的Verilog HDL设计
- Verilog搭建内存Bram
- verilog实现的冒泡排序法
- 一个完整的串口协议 Verilog语言编写
- 专为altera的FPGA定制精确cordic算法
- verilog实现的PCM模块
- 8位二进制全加器的设计
- FPGA1602程序
- 采用verilogHDL编写的数字跑表
- ECC点乘verilog硬件实现
- 两种基于Verilog语言跑马灯源代码
- FPGA实现MP3音乐播放
川公网安备 51152502000135号
评论
共有 条评论