资源简介
该程序是使用Verilog编写的SPI接口程序,同时可被VHDL调用,程序已经封装好,只需要将SPI接口引脚分配好,将所需传输的数据放入“senddata”中即可,同时提供了仿真时序图便于理解
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2009 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/***********************************************************************/
/* This file is designed for use with ISim build 0x7708f090 */
#define XSI_HIDE_SYMBOL_SPEC true
#include “xsi.h“
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
static const char *ng0 = “D:/document/spi code/spi/spitest.v“;
static int ng1[] = {0 0};
static unsigned int ng2[] = {12914540U 0U};
static int ng3[] = {1 0};
static unsigned int ng4[] = {3860783U 0U};
static void Initial_51_0(char *t0)
{
char *t1;
char *t2;
char *t3;
char *t4;
LAB0: t1 = (t0 + 3328U);
t2 = *((char **)t1);
if (t2 == 0)
goto LAB2;
LAB3: goto *t2;
LAB2: xsi_set_current_line(51 ng0);
LAB4: xsi_set_current_line(53 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 1928);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(54 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 2088);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(55 ng0);
t2 = ((char*)((ng2)));
t3 = (t0 + 2248);
xsi_vlogvar_assign_value(t3 t2 0 0 24);
xsi_set_current_line(56 ng0);
t2 = ((char*)((ng1)));
t3 = (t0 + 2408);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(59 ng0);
t2 = (t0 + 3136);
xsi_process_wait(t2 100000LL);
*((char **)t1) = &&LAB5;
LAB1: return;
LAB5: xsi_set_current_line(60 ng0);
t2 = ((char*)((ng3)));
t3 = (t0 + 2088);
xsi_vlogvar_assign_value(t3 t2 0 0 1);
xsi_set_current_line(61 ng0);
t2 = (t0 + 3136);
xsi_process_wait(t2 10000LL);
*((char **)t1) = &&LAB6;
goto LAB1;
LAB6: xsi_set_current_line(62 ng0);
t3 = ((char*)((ng3)));
t4 = (t0 + 2408);
xsi_vlogvar_assign_value(t4 t3 0 0 1);
xsi_set_current_line(63 ng0);
t2 = (t0 + 3136);
xsi_process_wait(t2 10000LL);
*((char **)t1) = &&LAB7;
goto LAB1;
LAB7: xsi_set_current_line(64 ng0);
t3 = ((char*)((ng3)));
t4 = (t0 + 2408);
xsi_vlogvar_assign_value(t4 t3 0 0 1);
xsi_set_current_line(65 ng0);
t2 = (t0 + 3136);
xsi_process_w
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 1091 2016-01-06 14:14 spi code\spi\fuse.log
文件 367 2016-01-06 14:14 spi code\spi\fuse.xmsgs
文件 237 2016-01-06 14:14 spi code\spi\fuseRelaunch.cmd
文件 7207 2017-05-02 20:23 spi code\spi\iseconfig\spi.projectmgr
文件 20336 2017-05-02 19:41 spi code\spi\iseconfig\spi.xreport
文件 1666 2016-01-06 14:14 spi code\spi\isim\isim_usage_statistics.html
文件 6 2016-01-06 14:14 spi code\spi\isim\pn_info
文件 0 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\isimcrash.log
文件 5742 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\ISimEngine-DesignHierarchy.dbg
文件 565 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\isimkernel.log
文件 901632 2013-06-09 01:55 spi code\spi\isim\spitest_isim_beh.exe.sim\libPortability.dll
文件 76 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\netId.dat
文件 121982 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\spitest_isim_beh.exe
文件 3461 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\tmp_save\_1
文件 5999 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\work\m_00000000002246826210_2115784149.c
文件 3872 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\work\m_00000000002246826210_2115784149.didat
文件 2723 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\work\m_00000000002246826210_2115784149.nt64.obj
文件 27193 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\work\m_00000000003694339995_1335937114.c
文件 4396 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\work\m_00000000003694339995_1335937114.didat
文件 6573 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\work\m_00000000003694339995_1335937114.nt64.obj
文件 7961 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\work\m_00000000004134447467_2073120511.c
文件 5500 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\work\m_00000000004134447467_2073120511.didat
文件 2810 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\work\m_00000000004134447467_2073120511.nt64.obj
文件 1353 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\work\spitest_isim_beh.exe_main.c
文件 1330 2016-01-06 14:14 spi code\spi\isim\spitest_isim_beh.exe.sim\work\spitest_isim_beh.exe_main.nt64.obj
文件 4575 2016-01-06 11:33 spi code\spi\isim\temp\glbl.sdb
文件 5328 2016-01-06 11:33 spi code\spi\isim\temp\spi.sdb
文件 2687 2016-01-06 11:33 spi code\spi\isim\temp\spitest.sdb
文件 4565 2016-01-06 14:14 spi code\spi\isim\work\glbl.sdb
文件 4942 2016-01-06 14:14 spi code\spi\isim\work\spi.sdb
............此处省略48个文件信息
- 上一篇:后台管理系统-计算机毕业设计
- 下一篇:正则化稀疏模型综述
相关资源
- 利用verilog来实现四位数码管0到9的循
- FPGA实现MPSK解调
- [初学VHDL必看]FPGA实现DDS
- [非常实用]mif生成器(自动生成正弦波
- PCIe Solutions on Xilinx FPGAs 初学者指南
- verilog多功能数字钟
- verilog hdl常用算法135例
- 哈工大 EDA课程设计 verilog编程 数字秒
- 一种基于FPGA的DFT算法实现的研究_朱亮
- verilog汽车尾灯
- FPGA 256点FFT
- FPGA实现UART传输
- 32位浮点数加法器verilog
- 使用Verilog 写 RISC CPU 资料和代码
- FPGA、Verilog浮点计算加减乘除
- 利用FPGA实现HDB3的编解码
- verilog微波炉定时器设计
- sublime verilog插件
- 使用Verilog实现RAM的构造并读写数据
- SPI经典IP内核verilog
- FPGA 60计时
- AES加密模块verilog代码
- altera FPGA上电过程
- 基于FPGA的SPWM的程序
- 使用Verilog设计CPU
- 《基于FPGA的任意信号发生器》毕业论
- 曼彻斯特编码的verilog实现
- FPGA任意数分频器设计
- 二值化verilog代码
- 基于FPGA的线性CCD驱动电路设计
评论
共有 条评论