资源简介
FPGA电子时钟 用verilog语言 可实现时间调节 时间暂停 利用计数分频器 状态转移图
代码片段和文件信息
- 上一篇：金碟kis7.5模拟狗驱动
- 下一篇：linux下dnw安装包适合tiny4412
相关资源
- verilog编写的FFT
- verilog编写的计数器4种
- 用gtk开发的电子时钟
- 单片机课程设计—电子时钟Proteus
- Verilog计数器
- I2C 控制器的 Verilog源程序
- 改进的快速Mersenne twister随机数算法
- 基于FPGA的5B6B编译码器的设计
- A5算法的FPGA实现
- 基于Verilog HDL设计的定时器系统
- 占空比测量Verilog HDL
- HDB3解码Verilog程序源码，hdb3_decode.v
- 多功能数字时钟FPGA 实现含代码.zip
- 最新 飞思卡尔Verilog HDL规范.rar
- 模N计数器的verilog代码
- 基于FPGA的IRIG-B的编码及解码
- 基于FPGA的扫频信号源的研究与设计
- 32位ARM的ALU设计基于FPGA
- 2.5分频 verilog
- FPGA驱动LCD1602完整工程
- sigmoid函数的FPGA实现
- 基于FPGA的jpeg压缩实现
- 基于pll verilog 写的倍频器
- 基于VerilogHDL的FIR数字滤波器设计与仿
- 基于FPGA的电子秒表代码
- Verilog实现高低电平噪声滤波
- 单片机电子时钟课程设计含源代码和
- 基于VHDL语言的5B6B编译系统设计
- 单片机电子时钟设计
- Verilog版本的SPI程序
川公网安备 51152502000135号
评论
共有 条评论