资源简介
verilog hdl 设计寄存器堆，采用译码器、寄存器、数据选择等组合电路
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 11881 2015-11-06 22:38 regfiles.v
----------- --------- ---------- ----- ----
文件 11881 2015-11-06 22:38 regfiles.v
- 上一篇：Delta算子系统的非脆弱滤波器设计
- 下一篇：位置式数字PID仿真程序
相关资源
- 按键控制 verilog程序 钢琴演奏 fpga
- RS232接口的FPGA程序设计VHDL
- 32位CRC FPGA Verilog并行算法
- EDA 基于quartus平台制作的步行街自助式
- UART Verilog （串口通信Verilog HDL代码）
- DS18B20 Verilog驱动程序
- RS（255247）编码解码器Verilog源代码
- verilog fifo 乒乓缓冲区操作
- 《EDA技术实用教程（第五版）》习题
- 自己编写的使用Verilog通过SPI读写EEP
- URAT VHDL程序与仿真
- verilog设计数字跑表
- 基于VHDL电子时钟
- FPGA数字信号处理七级联型IIR滤波器
- 移位相加8位硬件乘法器的 VHDL实现
- 读写I2C FLASH的Verilog程序
- VerilogHDL设计与实战视频教程源码.tx
- FPGA电子时钟 用verilog语言 可实现时间
- verilog编写的FFT
- verilog编写的计数器4种
- 基于vhdl语言的信号发生器
- Verilog计数器
- I2C 控制器的 Verilog源程序
- 任意N位和M位的乘法器VHDL实现
- VHDL描述4*4标准矩阵键盘扫描读取并点
- vhdl写的rs232
- A5算法的FPGA实现
- VHDL 4*4矩阵键盘源程序
- 基于Verilog HDL设计的定时器系统
- 占空比测量Verilog HDL
川公网安备 51152502000135号
评论
共有 条评论