资源简介
基于FPGA的ADF4351驱动程序,经过多次验证可行,以IP方式调用,代码清晰明朗,很容易理解,不清楚的可以联系
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 3213 2018-12-29 12:15 src\ADF4351.v
文件 1046 2019-01-03 15:45 src\ADF4351_TOP.v
文件 3644 2019-01-11 09:33 xgui\ADF4351_vRTM.tcl
文件 18280 2019-01-11 09:33 component.xml
目录 0 2019-03-17 23:12 src
目录 0 2019-03-17 23:12 xgui
----------- --------- ---------- ----- ----
26183 6
----------- --------- ---------- ----- ----
文件 3213 2018-12-29 12:15 src\ADF4351.v
文件 1046 2019-01-03 15:45 src\ADF4351_TOP.v
文件 3644 2019-01-11 09:33 xgui\ADF4351_vRTM.tcl
文件 18280 2019-01-11 09:33 component.xm
目录 0 2019-03-17 23:12 src
目录 0 2019-03-17 23:12 xgui
----------- --------- ---------- ----- ----
26183 6
- 上一篇:AD7321/AD7322
- 下一篇:数电实验之实验九555定时器
相关资源
- verilog设计篮球比赛的定时器
- 数字跑表的Verilog实现
- verilog全加器
- EP2C8Q208C8原理图
- Verilog HDL编写的FPGA RS232串口发送代码
- Verilog HDL编写的FPGA LCD12864液晶显示代
- 单周期CPU verilog设计代码和仿真代码
- FPGA外文文献
- 用FPGA实现FFT,强大的VHDL源程序附详细
- FPGA控制VGA输出实现乒乓球游戏_veril
- Verilog语言设计电梯控制器文档
- FPGA 12864驱动
- 基于FPGA的 SVPWM发生器的实现
- verilog 16进制转10进制bcd码
- 手眼反应计数器
- verilog hdl寄存器堆设计
- 按键控制 verilog程序 钢琴演奏 fpga
- RS232接口的FPGA程序设计VHDL
- 32位CRC FPGA Verilog并行算法
- UART Verilog (串口通信Verilog HDL代码)
- DS18B20 Verilog驱动程序
- 基于FPGA的篮球倒计时的设计和实现
- RS(255247)编码解码器Verilog源代码
- verilog fifo 乒乓缓冲区操作
- 自己编写的使用Verilog通过SPI读写EEP
- Altera FPGA Cyclone_V_E 原理图和封装库
- 基于FPGA实现的自适应卡尔曼滤波器的
- 基于FPGA的直流电机PWM控制器设计
- verilog设计数字跑表
- FPGA数字信号处理七级联型IIR滤波器
评论
共有 条评论