资源简介
1)内置一个32位num2作为运算器的一个输入;
2)将sw0~sw7输入到num1,经过符号扩展到32位后,作为运算器的另一个输入;
3)因为运算器支持“加、减、与、或、非”5种运算,需要3位(8个操作)。将sw15~sw13输入到op作为运算器的控制信号;
4)将计算32位结果s显示到显示器上,显示器由2个4位同阳极7段数码管显示器,显示器显示的是十六进制,显示器中有reset信号和clk信号。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 416 2018-10-18 12:35 Project1\calculator\calculator.cache\wt\java_command_handlers.wdf
文件 3737 2018-10-11 09:09 Project1\calculator\calculator.cache\wt\synthesis.wdf
文件 100 2018-10-11 09:08 Project1\calculator\calculator.cache\wt\synthesis_details.wdf
文件 1545 2018-10-18 12:35 Project1\calculator\calculator.cache\wt\webtalk_pa.xml
文件 343 2018-10-11 09:06 Project1\calculator\calculator.hw\calculator.lpr
文件 673 2018-10-11 09:29 Project1\calculator\calculator.hw\hw_1\hw.xml
文件 59 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\.xsim_webtallk.info
文件 809 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\labtool_webtalk.log
文件 3506 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\usage_statistics_ext_labtool.html
文件 3102 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\usage_statistics_ext_labtool.xml
文件 246 2018-10-11 08:26 Project1\calculator\calculator.runs\.jobs\vrs_config_1.xml
文件 244 2018-10-11 08:32 Project1\calculator\calculator.runs\.jobs\vrs_config_2.xml
文件 244 2018-10-11 08:37 Project1\calculator\calculator.runs\.jobs\vrs_config_3.xml
文件 448 2018-10-11 08:38 Project1\calculator\calculator.runs\.jobs\vrs_config_4.xml
文件 448 2018-10-11 08:49 Project1\calculator\calculator.runs\.jobs\vrs_config_5.xml
文件 238 2018-10-11 08:52 Project1\calculator\calculator.runs\.jobs\vrs_config_6.xml
文件 435 2018-10-11 08:59 Project1\calculator\calculator.runs\.jobs\vrs_config_7.xml
文件 224 2018-10-11 09:08 Project1\calculator\calculator.runs\.jobs\vrs_config_8.xml
文件 0 2018-10-11 08:38 Project1\calculator\calculator.runs\display_0_synth_1\..hdi.isWriteableTest.7568.tmp
文件 181 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\.vivado.begin.rst
文件 0 2018-10-11 08:51 Project1\calculator\calculator.runs\display_0_synth_1\.vivado.end.rst
文件 0 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\.Vivado_Synthesis.queue.rst
文件 16541 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0.dcp
文件 3378 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\display_0.tcl
文件 16058 2018-10-11 08:51 Project1\calculator\calculator.runs\display_0_synth_1\display_0.vds
文件 15711 2018-10-11 08:33 Project1\calculator\calculator.runs\display_0_synth_1\display_0_7568.backup.vds
文件 231 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0_utilization_synth.pb
文件 6918 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0_utilization_synth.rpt
文件 2072 2018-10-11 09:08 Project1\calculator\calculator.runs\display_0_synth_1\gen_run.xml
文件 147555 2018-10-11 08:38 Project1\calculator\calculator.runs\display_0_synth_1\hs_err_pid7568.dmp
............此处省略110个文件信息
----------- --------- ---------- ----- ----
文件 416 2018-10-18 12:35 Project1\calculator\calculator.cache\wt\java_command_handlers.wdf
文件 3737 2018-10-11 09:09 Project1\calculator\calculator.cache\wt\synthesis.wdf
文件 100 2018-10-11 09:08 Project1\calculator\calculator.cache\wt\synthesis_details.wdf
文件 1545 2018-10-18 12:35 Project1\calculator\calculator.cache\wt\webtalk_pa.xm
文件 343 2018-10-11 09:06 Project1\calculator\calculator.hw\calculator.lpr
文件 673 2018-10-11 09:29 Project1\calculator\calculator.hw\hw_1\hw.xm
文件 59 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\.xsim_webtallk.info
文件 809 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\labtool_webtalk.log
文件 3506 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\usage_statistics_ext_labtool.html
文件 3102 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\usage_statistics_ext_labtool.xm
文件 246 2018-10-11 08:26 Project1\calculator\calculator.runs\.jobs\vrs_config_1.xm
文件 244 2018-10-11 08:32 Project1\calculator\calculator.runs\.jobs\vrs_config_2.xm
文件 244 2018-10-11 08:37 Project1\calculator\calculator.runs\.jobs\vrs_config_3.xm
文件 448 2018-10-11 08:38 Project1\calculator\calculator.runs\.jobs\vrs_config_4.xm
文件 448 2018-10-11 08:49 Project1\calculator\calculator.runs\.jobs\vrs_config_5.xm
文件 238 2018-10-11 08:52 Project1\calculator\calculator.runs\.jobs\vrs_config_6.xm
文件 435 2018-10-11 08:59 Project1\calculator\calculator.runs\.jobs\vrs_config_7.xm
文件 224 2018-10-11 09:08 Project1\calculator\calculator.runs\.jobs\vrs_config_8.xm
文件 0 2018-10-11 08:38 Project1\calculator\calculator.runs\display_0_synth_1\..hdi.isWriteableTest.7568.tmp
文件 181 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\.vivado.begin.rst
文件 0 2018-10-11 08:51 Project1\calculator\calculator.runs\display_0_synth_1\.vivado.end.rst
文件 0 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\.Vivado_Synthesis.queue.rst
文件 16541 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0.dcp
文件 3378 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\display_0.tcl
文件 16058 2018-10-11 08:51 Project1\calculator\calculator.runs\display_0_synth_1\display_0.vds
文件 15711 2018-10-11 08:33 Project1\calculator\calculator.runs\display_0_synth_1\display_0_7568.backup.vds
文件 231 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0_utilization_synth.pb
文件 6918 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0_utilization_synth.rpt
文件 2072 2018-10-11 09:08 Project1\calculator\calculator.runs\display_0_synth_1\gen_run.xm
文件 147555 2018-10-11 08:38 Project1\calculator\calculator.runs\display_0_synth_1\hs_err_pid7568.dmp
............此处省略110个文件信息
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- Yy-z02计算机组成原理实验仪软件 V1.
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于logisim的8位模型计算机计组大作业
- 湖南大学计算机组成与原理实验已完
- 基于Verilog的cordic反正切FPGA例程
- 计算机组成与设计(硬件软件接口)
- 计算机组成原理第四版+答案.
- SystemVerilog验证测试平台编写指南(中
- 计算机组成与设计:软硬件接口技术
评论
共有 条评论