资源简介
1)内置一个32位num2作为运算器的一个输入;
2)将sw0~sw7输入到num1,经过符号扩展到32位后,作为运算器的另一个输入;
3)因为运算器支持“加、减、与、或、非”5种运算,需要3位(8个操作)。将sw15~sw13输入到op作为运算器的控制信号;
4)将计算32位结果s显示到显示器上,显示器由2个4位同阳极7段数码管显示器,显示器显示的是十六进制,显示器中有reset信号和clk信号。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 416 2018-10-18 12:35 Project1\calculator\calculator.cache\wt\java_command_handlers.wdf
文件 3737 2018-10-11 09:09 Project1\calculator\calculator.cache\wt\synthesis.wdf
文件 100 2018-10-11 09:08 Project1\calculator\calculator.cache\wt\synthesis_details.wdf
文件 1545 2018-10-18 12:35 Project1\calculator\calculator.cache\wt\webtalk_pa.xml
文件 343 2018-10-11 09:06 Project1\calculator\calculator.hw\calculator.lpr
文件 673 2018-10-11 09:29 Project1\calculator\calculator.hw\hw_1\hw.xml
文件 59 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\.xsim_webtallk.info
文件 809 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\labtool_webtalk.log
文件 3506 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\usage_statistics_ext_labtool.html
文件 3102 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\usage_statistics_ext_labtool.xml
文件 246 2018-10-11 08:26 Project1\calculator\calculator.runs\.jobs\vrs_config_1.xml
文件 244 2018-10-11 08:32 Project1\calculator\calculator.runs\.jobs\vrs_config_2.xml
文件 244 2018-10-11 08:37 Project1\calculator\calculator.runs\.jobs\vrs_config_3.xml
文件 448 2018-10-11 08:38 Project1\calculator\calculator.runs\.jobs\vrs_config_4.xml
文件 448 2018-10-11 08:49 Project1\calculator\calculator.runs\.jobs\vrs_config_5.xml
文件 238 2018-10-11 08:52 Project1\calculator\calculator.runs\.jobs\vrs_config_6.xml
文件 435 2018-10-11 08:59 Project1\calculator\calculator.runs\.jobs\vrs_config_7.xml
文件 224 2018-10-11 09:08 Project1\calculator\calculator.runs\.jobs\vrs_config_8.xml
文件 0 2018-10-11 08:38 Project1\calculator\calculator.runs\display_0_synth_1\..hdi.isWriteableTest.7568.tmp
文件 181 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\.vivado.begin.rst
文件 0 2018-10-11 08:51 Project1\calculator\calculator.runs\display_0_synth_1\.vivado.end.rst
文件 0 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\.Vivado_Synthesis.queue.rst
文件 16541 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0.dcp
文件 3378 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\display_0.tcl
文件 16058 2018-10-11 08:51 Project1\calculator\calculator.runs\display_0_synth_1\display_0.vds
文件 15711 2018-10-11 08:33 Project1\calculator\calculator.runs\display_0_synth_1\display_0_7568.backup.vds
文件 231 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0_utilization_synth.pb
文件 6918 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0_utilization_synth.rpt
文件 2072 2018-10-11 09:08 Project1\calculator\calculator.runs\display_0_synth_1\gen_run.xml
文件 147555 2018-10-11 08:38 Project1\calculator\calculator.runs\display_0_synth_1\hs_err_pid7568.dmp
............此处省略110个文件信息
----------- --------- ---------- ----- ----
文件 416 2018-10-18 12:35 Project1\calculator\calculator.cache\wt\java_command_handlers.wdf
文件 3737 2018-10-11 09:09 Project1\calculator\calculator.cache\wt\synthesis.wdf
文件 100 2018-10-11 09:08 Project1\calculator\calculator.cache\wt\synthesis_details.wdf
文件 1545 2018-10-18 12:35 Project1\calculator\calculator.cache\wt\webtalk_pa.xm
文件 343 2018-10-11 09:06 Project1\calculator\calculator.hw\calculator.lpr
文件 673 2018-10-11 09:29 Project1\calculator\calculator.hw\hw_1\hw.xm
文件 59 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\.xsim_webtallk.info
文件 809 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\labtool_webtalk.log
文件 3506 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\usage_statistics_ext_labtool.html
文件 3102 2018-10-11 09:07 Project1\calculator\calculator.hw\webtalk\usage_statistics_ext_labtool.xm
文件 246 2018-10-11 08:26 Project1\calculator\calculator.runs\.jobs\vrs_config_1.xm
文件 244 2018-10-11 08:32 Project1\calculator\calculator.runs\.jobs\vrs_config_2.xm
文件 244 2018-10-11 08:37 Project1\calculator\calculator.runs\.jobs\vrs_config_3.xm
文件 448 2018-10-11 08:38 Project1\calculator\calculator.runs\.jobs\vrs_config_4.xm
文件 448 2018-10-11 08:49 Project1\calculator\calculator.runs\.jobs\vrs_config_5.xm
文件 238 2018-10-11 08:52 Project1\calculator\calculator.runs\.jobs\vrs_config_6.xm
文件 435 2018-10-11 08:59 Project1\calculator\calculator.runs\.jobs\vrs_config_7.xm
文件 224 2018-10-11 09:08 Project1\calculator\calculator.runs\.jobs\vrs_config_8.xm
文件 0 2018-10-11 08:38 Project1\calculator\calculator.runs\display_0_synth_1\..hdi.isWriteableTest.7568.tmp
文件 181 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\.vivado.begin.rst
文件 0 2018-10-11 08:51 Project1\calculator\calculator.runs\display_0_synth_1\.vivado.end.rst
文件 0 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\.Vivado_Synthesis.queue.rst
文件 16541 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0.dcp
文件 3378 2018-10-11 08:49 Project1\calculator\calculator.runs\display_0_synth_1\display_0.tcl
文件 16058 2018-10-11 08:51 Project1\calculator\calculator.runs\display_0_synth_1\display_0.vds
文件 15711 2018-10-11 08:33 Project1\calculator\calculator.runs\display_0_synth_1\display_0_7568.backup.vds
文件 231 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0_utilization_synth.pb
文件 6918 2018-10-11 08:50 Project1\calculator\calculator.runs\display_0_synth_1\display_0_utilization_synth.rpt
文件 2072 2018-10-11 09:08 Project1\calculator\calculator.runs\display_0_synth_1\gen_run.xm
文件 147555 2018-10-11 08:38 Project1\calculator\calculator.runs\display_0_synth_1\hs_err_pid7568.dmp
............此处省略110个文件信息
相关资源
- 数字秒表 verilog HDL实现
- verilog 动态数码管显示程序
- cpu设计-verilog
- I2C总线的verilog代码
- Verilog HDL写的简单倍频程序
- FPGA+AD7606并行8通道采集源Verilog程序
- 利用FPGA中的流水线技巧实现乘法Ver
- aes verilog源码
- sram读取控制verilog代码
- HMC833锁相环750M~6GHz自动配置Verilog源码
- verilog编写的伪随机序列发生器
- verilog实现的RAM模块程序
- verilog HDL 16位乘法器实现及testbench文件
- 调制解调器2FSK的verilogHDL代码
- 计算机组成与体系结构课程实验报告
- m序列发生器 verilog
- PCI总线仲裁参考设计Verilog代码.rar
- fpu(浮点加减乘除运算单元)的veri
- 1-wire总线verilog代码(with testbench)
- 夏宇闻Verilog学习视频教程16集 网盘地
- 基于FPGA的verilog红外遥控设计代码
- 计算机组成与设计课后答案ppt
- 运算器设计实验计算机组成原理
- 四位超前进位加法器Verilog HDL
- verilog设计篮球比赛的定时器
- 数字跑表的Verilog实现
- 计算机组成原理习题答案_袁春风_wo
- verilog全加器
- Verilog HDL编写的FPGA RS232串口发送代码
- Verilog HDL编写的FPGA LCD12864液晶显示代
评论
共有 条评论