资源简介
镁光SDRAM仿真模型
`timescale 1ns / 1ps
module mt48lc32m16a2 (Dq, Addr, Ba, Clk, Cke, Cs_n, Ras_n, Cas_n, We_n, Dqm);
parameter addr_bits = 13;
parameter data_bits = 16;
parameter col_bits = 10;
parameter mem_sizes = 8388607; //每个bank寻址空间的大小
inout [data_bits - 1 : 0] Dq;
input [addr_bits - 1 : 0] Addr;
input [1 : 0] Ba;
input Clk;
input Cke;
input Cs_n;
input Ras_n;
input Cas_n;
input We_n;
input Dqm;
代码片段和文件信息
- 上一篇：微机原理设计8255论文
- 下一篇：IAR751版本的注册机
相关资源
- 60个HFSS 仿真模型库
- 交流这是关于微电网中下垂控制的仿
- MMC逆变器仿真模型
- Thermolib热力学系统级仿真模型燃料电
- 光伏蓄电池的仿真模型，用在微电网
- 忆阻器仿真模型Memristor Model
- sdram verilog
- DDR2+SDRAM控制器的设计与验证
- 一个基于FPGA的PCI数据采集程序包括
- OpenGL 电梯仿真模型
- VSC-HVDC PSCAD的仿真模型
- BOOST升压+PFC功率因数矫正PSIM仿真模型
- SDRAM的MOdelsim仿真
- DDR and DDR2 SDRAM High-Performance Controller
- FPGA+USB68013+SLAVEFIFO+SDRAM+FIFO
- 内存的原理和时序（SDRAM、DDR、DDR-Ⅱ
- 计算机组成原理proteus仿真模型机
- 终极图解内存（上篇）
- ov7670_sdram_VGA_4x1.zip
- 开源骚客的SDRAM
- PSCAD中的风电并网仿真模型，包含电池
- FPGA_SDRAM测试程序每句注释+说明文档
- 两电平SVPWM带Z源仿真模型
- Altera 官方SDRAM_controller IP CORE源代码
- JESD79-4 DDR4 SDRAM
- ATP常用仿真模型
- JESD79-3F DDR3 SDRAM Standard
- SDRAM控制器（用Verilog编写
- 最全的HFSS 仿真模型
- 典型FPGA SDRAM读写控制的实现与Models
川公网安备 51152502000135号
评论
共有 条评论