SDRAM控制器（用Verilog编写

用Verilog写的sdram控制器 经过测试 好用的sdram控制模块

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----

     文件      24576  2005-11-22 01:53  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\doc\read_me.doc

     文件     417280  2005-12-15 00:07  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\doc\SDRAM.doc

     文件     917283  2002-09-02 15:17  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\doc\sdr_sdram.pdf

     文件    1139393  2004-11-28 17:07  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\altera_mf.v

     文件      17532  2005-06-18 13:31  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\Command.v

     文件       8494  2004-11-28 16:01  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\control_interface.v

     文件      50092  2004-09-03 11:26  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\mt48lc2m32b2.v

     文件        935  2005-06-14 22:26  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\Params.v

     文件       4318  2005-12-17 19:34  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\sdram_test.cr.mti

     文件      23380  2005-12-17 19:31  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\sdram_test.mpf

     文件      57344  2005-11-22 01:50  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\sdram_test.wlf

     文件       7397  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\sdram_test_tb.v

     文件       4605  2005-12-15 00:08  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\transcript

     文件      57344  2005-12-17 19:31  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\vsim.wlf

     文件       2616  2005-12-17 19:31  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\wave.do

     文件      28793  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s\verilog.asm

     文件       2947  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s\_primary.dat

     文件        104  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s\_primary.vhd

     文件       4304  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_pll_reg\verilog.asm

     文件        478  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_pll_reg\_primary.dat

     文件        354  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_pll_reg\_primary.vhd

     文件      26147  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_ram7x20_syn\verilog.asm

     文件       2141  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_ram7x20_syn\_primary.dat

     文件        586  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_ram7x20_syn\_primary.vhd

     文件     596560  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_stratixii_pll\verilog.asm

     文件      52333  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_stratixii_pll\_primary.dat

     文件       6750  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_stratixii_pll\_primary.vhd

     文件     753435  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_stratix_pll\verilog.asm

     文件      72503  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_stratix_pll\_primary.dat

     文件       8453  2005-12-17 19:29  基于FPGA对sdram控制器的设计（VERILOG语言）\sdram_control\sim\work\@m@f_stratix_pll\_primary.vhd

............此处省略249个文件信息