资源简介
完整的sdram控制代码,及其modelsim仿真,sdram verilog 控制实现。非常棒。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-11-18 17:04 sdram_sim_model\
目录 0 2012-03-15 12:36 sdram_sim_model\modelsim\
文件 576 2012-03-13 09:36 sdram_sim_model\modelsim\data_gen.do
文件 732 2012-03-13 14:50 sdram_sim_model\modelsim\fifo.do
文件 465 2012-03-12 15:52 sdram_sim_model\modelsim\pll.do
文件 1029 2012-03-13 19:53 sdram_sim_model\modelsim\system.do
文件 8365 2012-03-15 12:35 sdram_sim_model\sdram_test.cr.mti
文件 82337 2012-03-15 12:35 sdram_sim_model\sdram_test.mpf
文件 4382163 2018-11-18 17:03 sdram_sim_model\sdram_test.zip
目录 0 2012-03-15 12:36 sdram_sim_model\src\
目录 0 2012-03-13 13:50 sdram_sim_model\src\data_gen\
文件 3863 2012-03-13 19:40 sdram_sim_model\src\data_gen\datagene.v
文件 3863 2012-03-13 19:39 sdram_sim_model\src\data_gen\datagene.v.bak
文件 818 2012-03-12 21:41 sdram_sim_model\src\data_gen\data_gen_module.v
文件 658 2012-03-13 09:36 sdram_sim_model\src\data_gen\data_gen_module_tb.v
目录 0 2012-03-13 19:23 sdram_sim_model\src\fifo\
文件 103262 2012-03-13 17:46 sdram_sim_model\src\fifo\EasyCapture1.jpg
文件 75027 2012-03-13 16:06 sdram_sim_model\src\fifo\EasyCapture2.jpg
文件 103668 2012-03-13 16:40 sdram_sim_model\src\fifo\EasyCapture3.jpg
文件 52260 2012-03-13 15:17 sdram_sim_model\src\fifo\EasyCapture4.jpg
文件 72629 2012-03-13 16:45 sdram_sim_model\src\fifo\EasyCapture5.jpg
文件 1299 2012-03-13 15:39 sdram_sim_model\src\fifo\fifo_test_module.v
文件 953 2012-03-13 14:19 sdram_sim_model\src\fifo\fifo_test_module_tb.v
文件 785 2012-03-13 18:28 sdram_sim_model\src\fifo\FIFO模块仿真说明.txt
文件 6777 2009-05-11 15:00 sdram_sim_model\src\fifo\rdfifo.v
文件 6783 2009-05-11 14:24 sdram_sim_model\src\fifo\wrfifo.v
文件 689 2012-03-13 15:37 sdram_sim_model\src\fifo\write_fifo_module.v
目录 0 2012-03-13 10:01 sdram_sim_model\src\lib\
文件 239605 2011-07-04 13:54 sdram_sim_model\src\lib\220model.v
文件 2247842 2011-07-04 20:09 sdram_sim_model\src\lib\altera_mf.v
目录 0 2012-03-13 10:02 sdram_sim_model\src\pll\
............此处省略25个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-11-18 17:04 sdram_sim_model\
目录 0 2012-03-15 12:36 sdram_sim_model\modelsim\
文件 576 2012-03-13 09:36 sdram_sim_model\modelsim\data_gen.do
文件 732 2012-03-13 14:50 sdram_sim_model\modelsim\fifo.do
文件 465 2012-03-12 15:52 sdram_sim_model\modelsim\pll.do
文件 1029 2012-03-13 19:53 sdram_sim_model\modelsim\system.do
文件 8365 2012-03-15 12:35 sdram_sim_model\sdram_test.cr.mti
文件 82337 2012-03-15 12:35 sdram_sim_model\sdram_test.mpf
文件 4382163 2018-11-18 17:03 sdram_sim_model\sdram_test.zip
目录 0 2012-03-15 12:36 sdram_sim_model\src\
目录 0 2012-03-13 13:50 sdram_sim_model\src\data_gen\
文件 3863 2012-03-13 19:40 sdram_sim_model\src\data_gen\datagene.v
文件 3863 2012-03-13 19:39 sdram_sim_model\src\data_gen\datagene.v.bak
文件 818 2012-03-12 21:41 sdram_sim_model\src\data_gen\data_gen_module.v
文件 658 2012-03-13 09:36 sdram_sim_model\src\data_gen\data_gen_module_tb.v
目录 0 2012-03-13 19:23 sdram_sim_model\src\fifo\
文件 103262 2012-03-13 17:46 sdram_sim_model\src\fifo\EasyCapture1.jpg
文件 75027 2012-03-13 16:06 sdram_sim_model\src\fifo\EasyCapture2.jpg
文件 103668 2012-03-13 16:40 sdram_sim_model\src\fifo\EasyCapture3.jpg
文件 52260 2012-03-13 15:17 sdram_sim_model\src\fifo\EasyCapture4.jpg
文件 72629 2012-03-13 16:45 sdram_sim_model\src\fifo\EasyCapture5.jpg
文件 1299 2012-03-13 15:39 sdram_sim_model\src\fifo\fifo_test_module.v
文件 953 2012-03-13 14:19 sdram_sim_model\src\fifo\fifo_test_module_tb.v
文件 785 2012-03-13 18:28 sdram_sim_model\src\fifo\FIFO模块仿真说明.txt
文件 6777 2009-05-11 15:00 sdram_sim_model\src\fifo\rdfifo.v
文件 6783 2009-05-11 14:24 sdram_sim_model\src\fifo\wrfifo.v
文件 689 2012-03-13 15:37 sdram_sim_model\src\fifo\write_fifo_module.v
目录 0 2012-03-13 10:01 sdram_sim_model\src\lib\
文件 239605 2011-07-04 13:54 sdram_sim_model\src\lib\220model.v
文件 2247842 2011-07-04 20:09 sdram_sim_model\src\lib\altera_mf.v
目录 0 2012-03-13 10:02 sdram_sim_model\src\pll\
............此处省略25个文件信息
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
评论
共有 条评论