资源简介
利用动态扫描实现单只数码管从0到9循环显示,绝对可用

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 121 2017-05-26 16:24 project_1.cache\wt\project.wpc
文件 291 2017-05-26 16:26 project_1.cache\wt\java_command_handlers.wdf
文件 1483 2017-05-26 16:26 project_1.cache\wt\webtalk_pa.xml
文件 3260 2017-05-26 16:23 project_1.cache\wt\synthesis.wdf
目录 0 2017-05-26 14:38 project_1.cache\wt
目录 0 2017-05-26 15:19 project_1.cache\compile_simlib
目录 0 2017-05-26 14:38 project_1.cache
目录 0 2017-05-26 14:45 project_1.data\constrs_1
目录 0 2017-05-26 14:45 project_1.data
目录 0 2017-05-26 14:47 project_1.hw\hw_1\wave
目录 0 2017-05-26 14:47 project_1.hw\hw_1
目录 0 2017-05-26 14:47 project_1.hw
文件 130 2017-05-26 16:22 project_1.ioplanning\constrs_1\designprops.xml
文件 78 2017-05-26 16:22 project_1.ioplanning\constrs_1\usercols.xml
目录 0 2017-05-26 16:22 project_1.ioplanning\constrs_1
目录 0 2017-05-26 14:45 project_1.ioplanning
文件 1123 2017-05-26 16:22 project_1.runs\synth_1\basic.tcl
文件 2189 2017-05-26 16:22 project_1.runs\synth_1\gen_run.xml
文件 4766 2017-05-26 16:22 project_1.runs\synth_1\ISEWrap.js
文件 1622 2017-05-26 16:22 project_1.runs\synth_1\ISEWrap.sh
文件 1113 2017-05-26 16:22 project_1.runs\synth_1\runme.sh
文件 1284 2017-05-26 16:22 project_1.runs\synth_1\rundef.js
文件 362 2017-05-26 16:22 project_1.runs\synth_1\htr.txt
文件 229 2017-05-26 16:22 project_1.runs\synth_1\runme.bat
文件 0 2017-05-26 16:22 project_1.runs\synth_1\.Vivado Synthesis.queue.rst
文件 188 2017-05-26 16:22 project_1.runs\synth_1\.vivado.begin.rst
文件 17768 2017-05-26 16:23 project_1.runs\synth_1\runme.log
文件 473 2017-05-26 16:23 project_1.runs\synth_1\vivado.jou
文件 15115 2017-05-26 16:23 project_1.runs\synth_1\vivado.pb
文件 17596 2017-05-26 16:23 project_1.runs\synth_1\basic.vds
............此处省略127个文件信息
----------- --------- ---------- ----- ----
文件 121 2017-05-26 16:24 project_1.cache\wt\project.wpc
文件 291 2017-05-26 16:26 project_1.cache\wt\java_command_handlers.wdf
文件 1483 2017-05-26 16:26 project_1.cache\wt\webtalk_pa.xm
文件 3260 2017-05-26 16:23 project_1.cache\wt\synthesis.wdf
目录 0 2017-05-26 14:38 project_1.cache\wt
目录 0 2017-05-26 15:19 project_1.cache\compile_simlib
目录 0 2017-05-26 14:38 project_1.cache
目录 0 2017-05-26 14:45 project_1.data\constrs_1
目录 0 2017-05-26 14:45 project_1.data
目录 0 2017-05-26 14:47 project_1.hw\hw_1\wave
目录 0 2017-05-26 14:47 project_1.hw\hw_1
目录 0 2017-05-26 14:47 project_1.hw
文件 130 2017-05-26 16:22 project_1.ioplanning\constrs_1\designprops.xm
文件 78 2017-05-26 16:22 project_1.ioplanning\constrs_1\usercols.xm
目录 0 2017-05-26 16:22 project_1.ioplanning\constrs_1
目录 0 2017-05-26 14:45 project_1.ioplanning
文件 1123 2017-05-26 16:22 project_1.runs\synth_1\basic.tcl
文件 2189 2017-05-26 16:22 project_1.runs\synth_1\gen_run.xm
文件 4766 2017-05-26 16:22 project_1.runs\synth_1\ISEWrap.js
文件 1622 2017-05-26 16:22 project_1.runs\synth_1\ISEWrap.sh
文件 1113 2017-05-26 16:22 project_1.runs\synth_1\runme.sh
文件 1284 2017-05-26 16:22 project_1.runs\synth_1\rundef.js
文件 362 2017-05-26 16:22 project_1.runs\synth_1\htr.txt
文件 229 2017-05-26 16:22 project_1.runs\synth_1\runme.bat
文件 0 2017-05-26 16:22 project_1.runs\synth_1\.Vivado Synthesis.queue.rst
文件 188 2017-05-26 16:22 project_1.runs\synth_1\.vivado.begin.rst
文件 17768 2017-05-26 16:23 project_1.runs\synth_1\runme.log
文件 473 2017-05-26 16:23 project_1.runs\synth_1\vivado.jou
文件 15115 2017-05-26 16:23 project_1.runs\synth_1\vivado.pb
文件 17596 2017-05-26 16:23 project_1.runs\synth_1\basic.vds
............此处省略127个文件信息
- 上一篇:4位串行累加器
- 下一篇:华南农业大学数据结构实验答案(包含STL版).doc
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 【单片机】51单片机数码管显示万年历
- 硬件课程设计—流水灯(quartus软件
- 25.数码管显示0-99
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CH454键盘与数码管显示程序
- CPLD Verilog数字密码锁 源码
- 基于EWB软件的数码管显示控制器
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- 单片机电子琴 数码管显示
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- 74hc244驱动数码管显示电路及程序
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
评论
共有 条评论