资源简介
利用动态扫描实现单只数码管从0到9循环显示,绝对可用
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 121 2017-05-26 16:24 project_1.cache\wt\project.wpc
文件 291 2017-05-26 16:26 project_1.cache\wt\java_command_handlers.wdf
文件 1483 2017-05-26 16:26 project_1.cache\wt\webtalk_pa.xml
文件 3260 2017-05-26 16:23 project_1.cache\wt\synthesis.wdf
目录 0 2017-05-26 14:38 project_1.cache\wt
目录 0 2017-05-26 15:19 project_1.cache\compile_simlib
目录 0 2017-05-26 14:38 project_1.cache
目录 0 2017-05-26 14:45 project_1.data\constrs_1
目录 0 2017-05-26 14:45 project_1.data
目录 0 2017-05-26 14:47 project_1.hw\hw_1\wave
目录 0 2017-05-26 14:47 project_1.hw\hw_1
目录 0 2017-05-26 14:47 project_1.hw
文件 130 2017-05-26 16:22 project_1.ioplanning\constrs_1\designprops.xml
文件 78 2017-05-26 16:22 project_1.ioplanning\constrs_1\usercols.xml
目录 0 2017-05-26 16:22 project_1.ioplanning\constrs_1
目录 0 2017-05-26 14:45 project_1.ioplanning
文件 1123 2017-05-26 16:22 project_1.runs\synth_1\basic.tcl
文件 2189 2017-05-26 16:22 project_1.runs\synth_1\gen_run.xml
文件 4766 2017-05-26 16:22 project_1.runs\synth_1\ISEWrap.js
文件 1622 2017-05-26 16:22 project_1.runs\synth_1\ISEWrap.sh
文件 1113 2017-05-26 16:22 project_1.runs\synth_1\runme.sh
文件 1284 2017-05-26 16:22 project_1.runs\synth_1\rundef.js
文件 362 2017-05-26 16:22 project_1.runs\synth_1\htr.txt
文件 229 2017-05-26 16:22 project_1.runs\synth_1\runme.bat
文件 0 2017-05-26 16:22 project_1.runs\synth_1\.Vivado Synthesis.queue.rst
文件 188 2017-05-26 16:22 project_1.runs\synth_1\.vivado.begin.rst
文件 17768 2017-05-26 16:23 project_1.runs\synth_1\runme.log
文件 473 2017-05-26 16:23 project_1.runs\synth_1\vivado.jou
文件 15115 2017-05-26 16:23 project_1.runs\synth_1\vivado.pb
文件 17596 2017-05-26 16:23 project_1.runs\synth_1\basic.vds
............此处省略127个文件信息
----------- --------- ---------- ----- ----
文件 121 2017-05-26 16:24 project_1.cache\wt\project.wpc
文件 291 2017-05-26 16:26 project_1.cache\wt\java_command_handlers.wdf
文件 1483 2017-05-26 16:26 project_1.cache\wt\webtalk_pa.xm
文件 3260 2017-05-26 16:23 project_1.cache\wt\synthesis.wdf
目录 0 2017-05-26 14:38 project_1.cache\wt
目录 0 2017-05-26 15:19 project_1.cache\compile_simlib
目录 0 2017-05-26 14:38 project_1.cache
目录 0 2017-05-26 14:45 project_1.data\constrs_1
目录 0 2017-05-26 14:45 project_1.data
目录 0 2017-05-26 14:47 project_1.hw\hw_1\wave
目录 0 2017-05-26 14:47 project_1.hw\hw_1
目录 0 2017-05-26 14:47 project_1.hw
文件 130 2017-05-26 16:22 project_1.ioplanning\constrs_1\designprops.xm
文件 78 2017-05-26 16:22 project_1.ioplanning\constrs_1\usercols.xm
目录 0 2017-05-26 16:22 project_1.ioplanning\constrs_1
目录 0 2017-05-26 14:45 project_1.ioplanning
文件 1123 2017-05-26 16:22 project_1.runs\synth_1\basic.tcl
文件 2189 2017-05-26 16:22 project_1.runs\synth_1\gen_run.xm
文件 4766 2017-05-26 16:22 project_1.runs\synth_1\ISEWrap.js
文件 1622 2017-05-26 16:22 project_1.runs\synth_1\ISEWrap.sh
文件 1113 2017-05-26 16:22 project_1.runs\synth_1\runme.sh
文件 1284 2017-05-26 16:22 project_1.runs\synth_1\rundef.js
文件 362 2017-05-26 16:22 project_1.runs\synth_1\htr.txt
文件 229 2017-05-26 16:22 project_1.runs\synth_1\runme.bat
文件 0 2017-05-26 16:22 project_1.runs\synth_1\.Vivado Synthesis.queue.rst
文件 188 2017-05-26 16:22 project_1.runs\synth_1\.vivado.begin.rst
文件 17768 2017-05-26 16:23 project_1.runs\synth_1\runme.log
文件 473 2017-05-26 16:23 project_1.runs\synth_1\vivado.jou
文件 15115 2017-05-26 16:23 project_1.runs\synth_1\vivado.pb
文件 17596 2017-05-26 16:23 project_1.runs\synth_1\basic.vds
............此处省略127个文件信息
- 上一篇:4位串行累加器
- 下一篇:华南农业大学数据结构实验答案(包含STL版).doc
相关资源
- FPGA简易频率计
- 使用Verilog编写的由半加器构成的16位
- 维特比译码verilog程序
- Verilog 16位乘法器
- 数码管显示实验proteus仿真
- 基于verilog的DDS任意波形发生器
- 可编程逻辑器件 Verilog HDL 跑马灯电路
- Verilog HDL分频器 2分频 4分频 8 分频1
- 用LCD1602做的电子时钟
- Verilog经典135例
- 四位全加器verilog代码
- Verilog编写的32位ALU运算器
- C51程序 频率测量模块化程序库(等精
- 交通灯控制模块verilog语言
- 基于FPGA的打地鼠游戏课设报告
- Verilog无符号数和有符号数的运算
- PWM占空可调节verilog例程
- 用Verilog实现的电子琴
- FPGA实现DDS正弦波、方波、三角波发生
- 异步清零、技术使能、数据加载等不
- 基于verilog设计的PWM
- verilog 方波 调频 调占空比
- 8位数码管显示+矩阵键盘汇编程序
- 实验一 运算器实验
- 数字秒表 verilog HDL实现
- verilog 动态数码管显示程序
- cpu设计-verilog
- I2C总线的verilog代码
- Verilog HDL写的简单倍频程序
- FPGA+AD7606并行8通道采集源Verilog程序
评论
共有 条评论