资源简介
使用Verilog自顶向下设计24进制计数器(例子为1Hz,可修改频率),并用数码管动态显示,已在Basys2开发板验证通过。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-04-25 23:42 counter_24\
文件 802 2018-04-25 23:32 counter_24\Second.v
目录 0 2018-04-25 23:42 counter_24\_ngo\
文件 42 2018-04-25 23:42 counter_24\_ngo\netlist.lst
目录 0 2018-04-25 23:42 counter_24\_xmsgs\
文件 367 2018-04-25 23:42 counter_24\_xmsgs\bitgen.xmsgs
文件 741 2018-04-25 23:42 counter_24\_xmsgs\map.xmsgs
文件 367 2018-04-25 23:42 counter_24\_xmsgs\ngdbuild.xmsgs
文件 1718 2018-04-25 23:42 counter_24\_xmsgs\par.xmsgs
文件 746 2018-04-25 23:41 counter_24\_xmsgs\pn_parser.xmsgs
文件 1720 2018-04-25 23:42 counter_24\_xmsgs\trce.xmsgs
文件 2216 2018-04-25 23:42 counter_24\_xmsgs\xst.xmsgs
文件 11836 2018-04-25 23:44 counter_24\counter_24.gise
文件 895 2018-04-25 23:41 counter_24\counter_24.v
文件 39380 2018-04-25 23:36 counter_24\counter_24.xise
目录 0 2018-04-25 23:45 counter_24\ipcore_dir\
目录 0 2018-04-25 23:44 counter_24\iseconfig\
文件 4632 2018-04-25 23:44 counter_24\iseconfig\counter_24.projectmgr
文件 20309 2018-04-25 23:29 counter_24\iseconfig\top.xreport
文件 1506 2018-04-25 23:34 counter_24\show.v
文件 4554 2018-04-25 23:42 counter_24\top.bgn
文件 72756 2018-04-25 23:42 counter_24\top.bit
文件 964 2018-04-25 23:42 counter_24\top.bld
文件 1313 2018-04-25 23:42 counter_24\top.cmd_log
文件 178 2018-04-25 23:42 counter_24\top.drc
文件 6 2018-04-25 23:42 counter_24\top.lso
文件 33837 2018-04-25 23:42 counter_24\top.ncd
文件 45797 2018-04-25 23:42 counter_24\top.ngc
文件 70050 2018-04-25 23:42 counter_24\top.ngd
文件 17557 2018-04-25 23:42 counter_24\top.ngr
文件 6382 2018-04-25 23:42 counter_24\top.pad
............此处省略52个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-04-25 23:42 counter_24\
文件 802 2018-04-25 23:32 counter_24\Second.v
目录 0 2018-04-25 23:42 counter_24\_ngo\
文件 42 2018-04-25 23:42 counter_24\_ngo\netlist.lst
目录 0 2018-04-25 23:42 counter_24\_xmsgs\
文件 367 2018-04-25 23:42 counter_24\_xmsgs\bitgen.xmsgs
文件 741 2018-04-25 23:42 counter_24\_xmsgs\map.xmsgs
文件 367 2018-04-25 23:42 counter_24\_xmsgs\ngdbuild.xmsgs
文件 1718 2018-04-25 23:42 counter_24\_xmsgs\par.xmsgs
文件 746 2018-04-25 23:41 counter_24\_xmsgs\pn_parser.xmsgs
文件 1720 2018-04-25 23:42 counter_24\_xmsgs\trce.xmsgs
文件 2216 2018-04-25 23:42 counter_24\_xmsgs\xst.xmsgs
文件 11836 2018-04-25 23:44 counter_24\counter_24.gise
文件 895 2018-04-25 23:41 counter_24\counter_24.v
文件 39380 2018-04-25 23:36 counter_24\counter_24.xise
目录 0 2018-04-25 23:45 counter_24\ipcore_dir\
目录 0 2018-04-25 23:44 counter_24\iseconfig\
文件 4632 2018-04-25 23:44 counter_24\iseconfig\counter_24.projectmgr
文件 20309 2018-04-25 23:29 counter_24\iseconfig\top.xreport
文件 1506 2018-04-25 23:34 counter_24\show.v
文件 4554 2018-04-25 23:42 counter_24\top.bgn
文件 72756 2018-04-25 23:42 counter_24\top.bit
文件 964 2018-04-25 23:42 counter_24\top.bld
文件 1313 2018-04-25 23:42 counter_24\top.cmd_log
文件 178 2018-04-25 23:42 counter_24\top.drc
文件 6 2018-04-25 23:42 counter_24\top.lso
文件 33837 2018-04-25 23:42 counter_24\top.ncd
文件 45797 2018-04-25 23:42 counter_24\top.ngc
文件 70050 2018-04-25 23:42 counter_24\top.ngd
文件 17557 2018-04-25 23:42 counter_24\top.ngr
文件 6382 2018-04-25 23:42 counter_24\top.pad
............此处省略52个文件信息
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 【单片机】51单片机数码管显示万年历
- 硬件课程设计—流水灯(quartus软件
- 25.数码管显示0-99
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CH454键盘与数码管显示程序
- CPLD Verilog数字密码锁 源码
- 基于EWB软件的数码管显示控制器
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- 单片机电子琴 数码管显示
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- 74hc244驱动数码管显示电路及程序
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
评论
共有 条评论