资源简介
使用Verilog自顶向下设计60进制计数器(例子为1Hz,可修改频率),并用数码管动态显示,已在Basys2开发板验证通过。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-04-25 23:26 counter_60\
目录 0 2018-04-25 23:26 counter_60\_ngo\
文件 42 2018-04-25 23:26 counter_60\_ngo\netlist.lst
目录 0 2018-04-25 23:26 counter_60\_xmsgs\
文件 367 2018-04-25 23:26 counter_60\_xmsgs\bitgen.xmsgs
文件 741 2018-04-25 23:26 counter_60\_xmsgs\map.xmsgs
文件 367 2018-04-25 23:26 counter_60\_xmsgs\ngdbuild.xmsgs
文件 1718 2018-04-25 23:26 counter_60\_xmsgs\par.xmsgs
文件 746 2018-04-25 23:26 counter_60\_xmsgs\pn_parser.xmsgs
文件 1720 2018-04-25 23:26 counter_60\_xmsgs\trce.xmsgs
文件 2216 2018-04-25 23:26 counter_60\_xmsgs\xst.xmsgs
文件 11845 2018-04-25 23:29 counter_60\counter_60.gise
文件 285 2018-04-25 23:10 counter_60\counter_60.ucf
文件 2727 2018-04-25 23:26 counter_60\counter_60.v
文件 38767 2018-04-25 23:13 counter_60\counter_60.xise
文件 4062 2018-04-25 23:27 counter_60\counter_60_summary.html
目录 0 2018-04-25 23:45 counter_60\ipcore_dir\
目录 0 2018-04-25 23:29 counter_60\iseconfig\
文件 4646 2018-04-25 23:29 counter_60\iseconfig\counter_60.projectmgr
文件 20316 2018-04-25 23:08 counter_60\iseconfig\counter_60.xreport
文件 4554 2018-04-25 23:26 counter_60\top.bgn
文件 72756 2018-04-25 23:26 counter_60\top.bit
文件 978 2018-04-25 23:26 counter_60\top.bld
文件 1528 2018-04-25 23:26 counter_60\top.cmd_log
文件 178 2018-04-25 23:26 counter_60\top.drc
文件 6 2018-04-25 23:26 counter_60\top.lso
文件 33617 2018-04-25 23:26 counter_60\top.ncd
文件 45399 2018-04-25 23:26 counter_60\top.ngc
文件 69402 2018-04-25 23:26 counter_60\top.ngd
文件 17363 2018-04-25 23:26 counter_60\top.ngr
文件 6382 2018-04-25 23:26 counter_60\top.pad
............此处省略50个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-04-25 23:26 counter_60\
目录 0 2018-04-25 23:26 counter_60\_ngo\
文件 42 2018-04-25 23:26 counter_60\_ngo\netlist.lst
目录 0 2018-04-25 23:26 counter_60\_xmsgs\
文件 367 2018-04-25 23:26 counter_60\_xmsgs\bitgen.xmsgs
文件 741 2018-04-25 23:26 counter_60\_xmsgs\map.xmsgs
文件 367 2018-04-25 23:26 counter_60\_xmsgs\ngdbuild.xmsgs
文件 1718 2018-04-25 23:26 counter_60\_xmsgs\par.xmsgs
文件 746 2018-04-25 23:26 counter_60\_xmsgs\pn_parser.xmsgs
文件 1720 2018-04-25 23:26 counter_60\_xmsgs\trce.xmsgs
文件 2216 2018-04-25 23:26 counter_60\_xmsgs\xst.xmsgs
文件 11845 2018-04-25 23:29 counter_60\counter_60.gise
文件 285 2018-04-25 23:10 counter_60\counter_60.ucf
文件 2727 2018-04-25 23:26 counter_60\counter_60.v
文件 38767 2018-04-25 23:13 counter_60\counter_60.xise
文件 4062 2018-04-25 23:27 counter_60\counter_60_summary.html
目录 0 2018-04-25 23:45 counter_60\ipcore_dir\
目录 0 2018-04-25 23:29 counter_60\iseconfig\
文件 4646 2018-04-25 23:29 counter_60\iseconfig\counter_60.projectmgr
文件 20316 2018-04-25 23:08 counter_60\iseconfig\counter_60.xreport
文件 4554 2018-04-25 23:26 counter_60\top.bgn
文件 72756 2018-04-25 23:26 counter_60\top.bit
文件 978 2018-04-25 23:26 counter_60\top.bld
文件 1528 2018-04-25 23:26 counter_60\top.cmd_log
文件 178 2018-04-25 23:26 counter_60\top.drc
文件 6 2018-04-25 23:26 counter_60\top.lso
文件 33617 2018-04-25 23:26 counter_60\top.ncd
文件 45399 2018-04-25 23:26 counter_60\top.ngc
文件 69402 2018-04-25 23:26 counter_60\top.ngd
文件 17363 2018-04-25 23:26 counter_60\top.ngr
文件 6382 2018-04-25 23:26 counter_60\top.pad
............此处省略50个文件信息
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- 计算机网络自顶向下方法答案(第六
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
评论
共有 条评论