资源简介
使用Verilog自顶向下设计60进制计数器(例子为1Hz,可修改频率),并用数码管动态显示,已在Basys2开发板验证通过。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-04-25 23:26 counter_60\
目录 0 2018-04-25 23:26 counter_60\_ngo\
文件 42 2018-04-25 23:26 counter_60\_ngo\netlist.lst
目录 0 2018-04-25 23:26 counter_60\_xmsgs\
文件 367 2018-04-25 23:26 counter_60\_xmsgs\bitgen.xmsgs
文件 741 2018-04-25 23:26 counter_60\_xmsgs\map.xmsgs
文件 367 2018-04-25 23:26 counter_60\_xmsgs\ngdbuild.xmsgs
文件 1718 2018-04-25 23:26 counter_60\_xmsgs\par.xmsgs
文件 746 2018-04-25 23:26 counter_60\_xmsgs\pn_parser.xmsgs
文件 1720 2018-04-25 23:26 counter_60\_xmsgs\trce.xmsgs
文件 2216 2018-04-25 23:26 counter_60\_xmsgs\xst.xmsgs
文件 11845 2018-04-25 23:29 counter_60\counter_60.gise
文件 285 2018-04-25 23:10 counter_60\counter_60.ucf
文件 2727 2018-04-25 23:26 counter_60\counter_60.v
文件 38767 2018-04-25 23:13 counter_60\counter_60.xise
文件 4062 2018-04-25 23:27 counter_60\counter_60_summary.html
目录 0 2018-04-25 23:45 counter_60\ipcore_dir\
目录 0 2018-04-25 23:29 counter_60\iseconfig\
文件 4646 2018-04-25 23:29 counter_60\iseconfig\counter_60.projectmgr
文件 20316 2018-04-25 23:08 counter_60\iseconfig\counter_60.xreport
文件 4554 2018-04-25 23:26 counter_60\top.bgn
文件 72756 2018-04-25 23:26 counter_60\top.bit
文件 978 2018-04-25 23:26 counter_60\top.bld
文件 1528 2018-04-25 23:26 counter_60\top.cmd_log
文件 178 2018-04-25 23:26 counter_60\top.drc
文件 6 2018-04-25 23:26 counter_60\top.lso
文件 33617 2018-04-25 23:26 counter_60\top.ncd
文件 45399 2018-04-25 23:26 counter_60\top.ngc
文件 69402 2018-04-25 23:26 counter_60\top.ngd
文件 17363 2018-04-25 23:26 counter_60\top.ngr
文件 6382 2018-04-25 23:26 counter_60\top.pad
............此处省略50个文件信息
----------- --------- ---------- ----- ----
目录 0 2018-04-25 23:26 counter_60\
目录 0 2018-04-25 23:26 counter_60\_ngo\
文件 42 2018-04-25 23:26 counter_60\_ngo\netlist.lst
目录 0 2018-04-25 23:26 counter_60\_xmsgs\
文件 367 2018-04-25 23:26 counter_60\_xmsgs\bitgen.xmsgs
文件 741 2018-04-25 23:26 counter_60\_xmsgs\map.xmsgs
文件 367 2018-04-25 23:26 counter_60\_xmsgs\ngdbuild.xmsgs
文件 1718 2018-04-25 23:26 counter_60\_xmsgs\par.xmsgs
文件 746 2018-04-25 23:26 counter_60\_xmsgs\pn_parser.xmsgs
文件 1720 2018-04-25 23:26 counter_60\_xmsgs\trce.xmsgs
文件 2216 2018-04-25 23:26 counter_60\_xmsgs\xst.xmsgs
文件 11845 2018-04-25 23:29 counter_60\counter_60.gise
文件 285 2018-04-25 23:10 counter_60\counter_60.ucf
文件 2727 2018-04-25 23:26 counter_60\counter_60.v
文件 38767 2018-04-25 23:13 counter_60\counter_60.xise
文件 4062 2018-04-25 23:27 counter_60\counter_60_summary.html
目录 0 2018-04-25 23:45 counter_60\ipcore_dir\
目录 0 2018-04-25 23:29 counter_60\iseconfig\
文件 4646 2018-04-25 23:29 counter_60\iseconfig\counter_60.projectmgr
文件 20316 2018-04-25 23:08 counter_60\iseconfig\counter_60.xreport
文件 4554 2018-04-25 23:26 counter_60\top.bgn
文件 72756 2018-04-25 23:26 counter_60\top.bit
文件 978 2018-04-25 23:26 counter_60\top.bld
文件 1528 2018-04-25 23:26 counter_60\top.cmd_log
文件 178 2018-04-25 23:26 counter_60\top.drc
文件 6 2018-04-25 23:26 counter_60\top.lso
文件 33617 2018-04-25 23:26 counter_60\top.ncd
文件 45399 2018-04-25 23:26 counter_60\top.ngc
文件 69402 2018-04-25 23:26 counter_60\top.ngd
文件 17363 2018-04-25 23:26 counter_60\top.ngr
文件 6382 2018-04-25 23:26 counter_60\top.pad
............此处省略50个文件信息
相关资源
- Verilog自顶向下设计24进制计数器FPGA)
- 基于FPGA的密码锁实现
- 论文研究-基于Verilog HDL的有限状态机
- 数字电路设计实验 音乐播放器verilo
- MIPS五级流水线CPU(verilog实现)
- 流水灯/跑马灯设计 verilog实现
- 串口rs232用verilog实现
- 使用verilog以及VHDL编写的将串口数据转
- 常见的乘法器Verilog源代码及仿真结果
- verilog计算器代码
- cordic算法的NCO在FPGA中的实现
- BT1120 Encoder编码器模块Verilog
- verilog 实现数字跑表
- PLX9054 开发板 Verilog 源代码
- cordic算法实现双曲函数
- verilog交通灯控制
- ad7928 verilog驱动
- IIR数字低通滤波器
- 基于verilog HDL语言的4位二进制乘法器
- 串口通信 pc机到FPGA verilog语言
- verilog_CRC16
- 计算机网络自顶向下方法陈鸣译 课后
- mips处理器verilog代码实现AES功能
- 光纤陀螺信号解调代码
- sdram verilog 仿真模型
- 多功能数字钟FPGA完整工程
- 计算机网络自顶向下方法习题答案修
- 《自己动手写CPU》书中代码
- 3级级联CIC抽取滤波器verilog代码
- 基于FPGA的MP3解码VERILOG源码
评论
共有 条评论