Verilog HDL 实现的数字下变频（DDC）设计

Verilog语言实现的数字下变频设计。 在ALTERA的QUARTUS ii下实现。实用，好用。 (Verilog language implementation of the digital down-conversion design. ALTERA at the implementation of QUARTUS ii. Practical, easy to use.)

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     文件         421  2008-05-24 09:08  acc32local.v
     文件        2251  2008-05-24 09:03  DDC.vhd
     文件         707  2008-05-24 09:18  dds1.v
     目录           0  2008-05-21 20:00  hex\
     文件       69645  2007-08-27 11:55  hex\cos_4096.hex
     文件       44784  2007-11-05 20:18  hex\cos_4096.ver
     文件       69645  2007-08-27 11:55  hex\sin_4096.hex
     文件       44784  2007-11-05 20:18  hex\sin_4096.ver
     文件         125  2007-08-27 11:55  hex\vssver2.scc
     文件        4835  2007-08-27 11:55  muldown.v
     文件        6100  2008-05-21 20:25  rom_cos1.v
     文件        6101  2008-05-21 20:25  rom_sin1.v
     文件         219  2007-08-27 11:55  vssver2.scc