资源简介
Hdu计组 Verilog实验二16位超前进位加法器减法器。希望能帮到大家的实验。

代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2013 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/**********************************************************************/
#include “iki.h“
#include
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright (c) 2003-2013 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/**********************************************************************/
#include “iki.h“
#include
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
typedef void (*funcp)(char * char *);
extern int main(int char**);
extern void execute_30(char* char *);
extern void execute_31(char* char *);
extern void execute_32(char* char *);
extern void execute_33(char* char *);
extern void execute_34(char* char *);
extern void execute_35(char* char *);
extern void execute_36(char* char *);
extern void execute_37(char* char *);
extern void execute_38(char* char *);
extern void execute_39(char* char *);
extern void execute_40(char* char *);
extern void execute_41(char* char *);
extern void execute_42(char* char *);
extern void execute_43(char* char *);
extern void execute_44(char* char *);
extern void execute_45(char* char *);
extern void execute_46(char* char *);
extern void execute_27(char* char *);
extern void execute_28(char* char *);
extern void execute_29(char* char *);
extern void execute_158(char* char *);
extern void execute_159(char* char *);
extern void execute_160(char* char *);
extern void execute_161(char* char *);
extern void execu
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2020-04-12 00:49 .Xil\
目录 0 2020-04-12 00:49 project_1.cache\
目录 0 2020-04-12 00:49 project_1.cache\compile_simlib\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\activehdl\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\ies\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\modelsim\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\questa\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\riviera\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\vcs\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\xcelium\
目录 0 2020-04-12 00:49 project_1.cache\wt\
文件 7936 2020-04-12 00:49 project_1.cache\wt\gui_handlers.wdf
文件 1467 2020-04-12 00:49 project_1.cache\wt\java_command_handlers.wdf
文件 62 2020-04-12 00:49 project_1.cache\wt\project.wpc
文件 6965 2020-04-12 00:49 project_1.cache\wt\webtalk_pa.xm
文件 256 2020-04-12 00:47 project_1.cache\wt\xsim.wdf
目录 0 2020-04-12 00:49 project_1.hw\
文件 290 2020-04-09 15:31 project_1.hw\project_1.lpr
目录 0 2020-04-12 00:49 project_1.ip_user_files\
文件 130 2020-04-09 15:34 project_1.ip_user_files\README.txt
目录 0 2020-04-12 00:49 project_1.sim\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\xsim\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\xsim\.Xil\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-10880-LAPTOP-JU38E8ML\
目录 0 2020-04-09 15:49 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-10880-LAPTOP-JU38E8ML\webtalk\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-14192-LAPTOP-JU38E8ML\
目录 0 2020-04-09 15:47 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-14192-LAPTOP-JU38E8ML\webtalk\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-15208-LAPTOP-JU38E8ML\
目录 0 2020-04-10 19:11 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-15208-LAPTOP-JU38E8ML\webtalk\
............此处省略152个文件信息
相关资源
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 基于VGA的Flappy Bird的Verilog实现(源码
- 数字钟
- Verilog的135个经典设计
- verilog 4×4矩阵键盘
- Quartus EDA交通灯控制电路的设计实训报
- FPGA按键消抖
- 用Verilog语言写的CPLD和MCU通讯的SPI接口
- ARM9指令cache的verilog代码
- ddr_verilog
- FPGA实现单极性SPWM调制
- uart_tx.zip
- 基于Verilog的cordic反正切FPGA例程
- SystemVerilog验证测试平台编写指南(中
- 基于Verilog的交通灯设计EDA课程设计
- 数字信号处理的FPGA实现Verilog源码
- verilog硬件描述语言程序设计与实践教
- Ultraedit环境下配置verilog语法高亮的字
- 8 位cpu的verilog
- 中值滤波算法Quartus实现
评论
共有 条评论