资源简介
Hdu计组 Verilog实验二16位超前进位加法器减法器。希望能帮到大家的实验。
代码片段和文件信息
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright （c） 2003-2013 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/**********************************************************************/
#include “iki.h“
#include
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
/**********************************************************************/
/* ____ ____ */
/* / /\/ / */
/* /___/ \ / */
/* \ \ \/ */
/* \ \ Copyright （c） 2003-2013 Xilinx Inc. */
/* / / All Right Reserved. */
/* /---/ /\ */
/* \ \ / \ */
/* \___\/\___\ */
/**********************************************************************/
#include “iki.h“
#include
#include
#ifdef __GNUC__
#include
#else
#include
#define alloca _alloca
#endif
typedef void （*funcp）（char * char *）;
extern int main（int char**）;
extern void execute_30（char* char *）;
extern void execute_31（char* char *）;
extern void execute_32（char* char *）;
extern void execute_33（char* char *）;
extern void execute_34（char* char *）;
extern void execute_35（char* char *）;
extern void execute_36（char* char *）;
extern void execute_37（char* char *）;
extern void execute_38（char* char *）;
extern void execute_39（char* char *）;
extern void execute_40（char* char *）;
extern void execute_41（char* char *）;
extern void execute_42（char* char *）;
extern void execute_43（char* char *）;
extern void execute_44（char* char *）;
extern void execute_45（char* char *）;
extern void execute_46（char* char *）;
extern void execute_27（char* char *）;
extern void execute_28（char* char *）;
extern void execute_29（char* char *）;
extern void execute_158（char* char *）;
extern void execute_159（char* char *）;
extern void execute_160（char* char *）;
extern void execute_161（char* char *）;
extern void execu属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2020-04-12 00:49 .Xil\
目录 0 2020-04-12 00:49 project_1.cache\
目录 0 2020-04-12 00:49 project_1.cache\compile_simlib\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\activehdl\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\ies\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\modelsim\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\questa\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\riviera\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\vcs\
目录 0 2020-04-09 16:23 project_1.cache\compile_simlib\xcelium\
目录 0 2020-04-12 00:49 project_1.cache\wt\
文件 7936 2020-04-12 00:49 project_1.cache\wt\gui_handlers.wdf
文件 1467 2020-04-12 00:49 project_1.cache\wt\java_command_handlers.wdf
文件 62 2020-04-12 00:49 project_1.cache\wt\project.wpc
文件 6965 2020-04-12 00:49 project_1.cache\wt\webtalk_pa.xm
文件 256 2020-04-12 00:47 project_1.cache\wt\xsim.wdf
目录 0 2020-04-12 00:49 project_1.hw\
文件 290 2020-04-09 15:31 project_1.hw\project_1.lpr
目录 0 2020-04-12 00:49 project_1.ip_user_files\
文件 130 2020-04-09 15:34 project_1.ip_user_files\README.txt
目录 0 2020-04-12 00:49 project_1.sim\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\xsim\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\xsim\.Xil\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-10880-LAPTOP-JU38E8ML\
目录 0 2020-04-09 15:49 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-10880-LAPTOP-JU38E8ML\webtalk\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-14192-LAPTOP-JU38E8ML\
目录 0 2020-04-09 15:47 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-14192-LAPTOP-JU38E8ML\webtalk\
目录 0 2020-04-12 00:49 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-15208-LAPTOP-JU38E8ML\
目录 0 2020-04-10 19:11 project_1.sim\sim_1\behav\xsim\.Xil\Webtalk-15208-LAPTOP-JU38E8ML\webtalk\
............此处省略152个文件信息
相关资源
- 基于Verilog二分频的testbench源码
- Verilog HDL 实现的数字下变频（DDC）设
- 利用fpga测量输入信号的频率大小
- 基于ram的简易串口数据收发系统
- 单周期处理器
- 简易电子琴Verilog工程
- AES256verilog代码
- Verilog 代码
- VerilogA教程
- PRESENT密码算法的Verilog实现
- Verilog语言实现CRC校验
- FPGA串口8位转32位收发数据
- Verilog自顶向下60进制计数FPGA）
- Verilog自顶向下设计24进制计数器FPGA）
- 基于FPGA的密码锁实现
- 论文研究-基于Verilog HDL的有限状态机
- 数字电路设计实验 音乐播放器verilo
- MIPS五级流水线CPU（verilog实现）
- 流水灯/跑马灯设计 verilog实现
- 串口rs232用verilog实现
- 使用verilog以及VHDL编写的将串口数据转
- 常见的乘法器Verilog源代码及仿真结果
- verilog计算器代码
- cordic算法的NCO在FPGA中的实现
- BT1120 Encoder编码器模块Verilog
- verilog 实现数字跑表
- PLX9054 开发板 Verilog 源代码
- cordic算法实现双曲函数
- verilog交通灯控制
- ad7928 verilog驱动
川公网安备 51152502000135号
评论
共有 条评论