资源简介
北航计算机组成课Project5资源。包含:全套流水线cpu源代码,数据通路设计和暂停转发分析excel表,和覆盖所有冲突情况的Mips汇编强测代码。

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
目录 0 2018-12-21 20:36 Project5\
文件 674738 2018-12-20 19:41 Project5\P5代码.zip
文件 15252 2018-12-19 12:09 Project5\P5数据通路.xlsx
目录 0 2018-12-21 20:40 Project5\自编强测代码\
文件 918 2018-12-20 11:51 Project5\自编强测代码\lw_test.asm
文件 1798 2018-12-19 15:30 Project5\自编强测代码\P5冲突测试#1-#12.asm
文件 1371 2018-12-19 16:30 Project5\自编强测代码\P5冲突测试#13-#24.asm
文件 2405 2018-12-19 17:42 Project5\自编强测代码\P5冲突测试#25-#48.asm
文件 867 2018-12-19 19:41 Project5\自编强测代码\P5冲突测试#49-#60.asm
文件 1401 2018-12-20 11:10 Project5\自编强测代码\save_test.asm
文件 1283 2018-12-20 00:17 Project5\自编强测代码\strongTest_save.asm
文件 1097 2018-12-20 09:06 Project5\自编强测代码\strong_test_lw.asm
文件 3282 2018-12-19 21:11 Project5\自编强测代码\zeroReg_test.asm
文件 13453 2018-12-12 16:42 Project5\转发和暂停分析.xlsx
----------- --------- ---------- ----- ----
目录 0 2018-12-21 20:36 Project5\
文件 674738 2018-12-20 19:41 Project5\P5代码.zip
文件 15252 2018-12-19 12:09 Project5\P5数据通路.xlsx
目录 0 2018-12-21 20:40 Project5\自编强测代码\
文件 918 2018-12-20 11:51 Project5\自编强测代码\lw_test.asm
文件 1798 2018-12-19 15:30 Project5\自编强测代码\P5冲突测试#1-#12.asm
文件 1371 2018-12-19 16:30 Project5\自编强测代码\P5冲突测试#13-#24.asm
文件 2405 2018-12-19 17:42 Project5\自编强测代码\P5冲突测试#25-#48.asm
文件 867 2018-12-19 19:41 Project5\自编强测代码\P5冲突测试#49-#60.asm
文件 1401 2018-12-20 11:10 Project5\自编强测代码\save_test.asm
文件 1283 2018-12-20 00:17 Project5\自编强测代码\strongTest_save.asm
文件 1097 2018-12-20 09:06 Project5\自编强测代码\strong_test_lw.asm
文件 3282 2018-12-19 21:11 Project5\自编强测代码\zeroReg_test.asm
文件 13453 2018-12-12 16:42 Project5\转发和暂停分析.xlsx
- 上一篇:SPSS数据分析172915
- 下一篇:美赛a题优秀论文模板
相关资源
- 基于FPGA的移位寄存器流水线结构FFT处
- 基于FPGA的高速流水线浮点乘法器设计
- 基于Tomasulo算法的32位RISC带Cache的流水
- 12bit流水线ADC电路整体电路原理图-c
- 基于WinDLX的CPU流水线观察实验报告北
- MIPS多周期流水线CPU设计
- 五级流水线MIPS指令集cpu设计,verilo
- windlx实验报告
- DSP体系架构 处理器的基本概念和流
- 多周期五段流水线MIPS CPU
- 流水线有符号除法器的FPGA实现
- 完整流水线追溯系统
- mips多周期五段流水线
- verilog实现的流水线CPU
- 基于MIPS指令集的32位CPU设计与Verilog语
- 流水线cpu,pipeline_cpu
- CPU设计QuartusⅡ
- 24条指令cpu+分支流水线实验(完整)
- 电镀流水线的PLC控制
- Verilog语言编写的流水线CPU
- 基于FPGA的8点流水线型FFT变换
- 16位5级流水线CPU设计
- 基本CPU设计 VHDL
- FPGA流水线个人总结
- plc课程设计 生产流水线小车控制程序
- Vivado下用Verilog编写的带冒险的5级MI
- mips 五级流水线 带转发 带汇编代码
- 流水线仿真程序
- verilog编写的流水线cpu
- Verilog实现MIPS流水线模拟
评论
共有 条评论