资源简介
计算机组成原理课程作业:使用verilog完成
1、完成四十余条MIPS指令;
2、使用五级流水线;
3、单发射,无cache,无分支预测,使用延迟槽;
4、含测试代码和说明文档。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 5920 2018-06-11 02:23 MIPSpipeline\code\aaa.cr.mti
文件 29957 2018-06-11 02:23 MIPSpipeline\code\aaa.mpf
文件 190 2017-04-13 14:56 MIPSpipeline\code\code.txt
文件 1512 2018-06-10 15:29 MIPSpipeline\code\ctrl_encode_def.v
文件 1961 2018-06-11 02:19 MIPSpipeline\code\instruction_def.v
文件 1962 2018-06-10 09:53 MIPSpipeline\code\instruction_def.v.bak
文件 21617 2017-08-29 12:46 MIPSpipeline\code\n1_add.s
文件 23516 2017-08-29 12:47 MIPSpipeline\code\n2_addi.s
文件 26216 2017-08-29 12:47 MIPSpipeline\code\n3_addu.s
文件 23516 2017-08-29 12:47 MIPSpipeline\code\n4_addiu.s
文件 7730 2017-08-29 12:47 MIPSpipeline\code\n51_lw.s
文件 21167 2017-08-29 12:47 MIPSpipeline\code\n5_sub.s
文件 26216 2017-08-29 12:47 MIPSpipeline\code\n6_subu.s
文件 23516 2017-08-29 12:47 MIPSpipeline\code\n7_slt.s
文件 9777 2018-06-11 00:43 MIPSpipeline\code\pipe_cu.v
文件 9776 2018-06-11 00:42 MIPSpipeline\code\pipe_cu.v.bak
文件 3196 2018-06-11 00:43 MIPSpipeline\code\pipe_exe_alu.v
文件 3195 2018-06-11 00:42 MIPSpipeline\code\pipe_exe_alu.v.bak
文件 251 2018-06-10 10:49 MIPSpipeline\code\pipe_id_equ.v
文件 408 2017-04-13 10:50 MIPSpipeline\code\pipe_id_ext.v
文件 868 2017-04-12 11:39 MIPSpipeline\code\pipe_id_fw.v
文件 1174 2018-06-10 15:06 MIPSpipeline\code\pipe_id_rf.v
文件 270 2017-04-09 11:43 MIPSpipeline\code\pipe_id_rn.v
文件 177 2018-06-11 02:19 MIPSpipeline\code\pipe_if_im.v
文件 236 2018-06-10 20:43 MIPSpipeline\code\pipe_if_im.v.bak
文件 380 2017-04-13 10:47 MIPSpipeline\code\pipe_if_npc.v
文件 1032 2018-06-10 20:37 MIPSpipeline\code\pipe_if_pc.v
文件 1030 2018-06-10 20:35 MIPSpipeline\code\pipe_if_pc.v.bak
文件 605 2018-06-11 00:14 MIPSpipeline\code\pipe_mem_dm.v
文件 609 2018-06-10 20:44 MIPSpipeline\code\pipe_mem_dm.v.bak
............此处省略234个文件信息
----------- --------- ---------- ----- ----
文件 5920 2018-06-11 02:23 MIPSpipeline\code\aaa.cr.mti
文件 29957 2018-06-11 02:23 MIPSpipeline\code\aaa.mpf
文件 190 2017-04-13 14:56 MIPSpipeline\code\code.txt
文件 1512 2018-06-10 15:29 MIPSpipeline\code\ctrl_encode_def.v
文件 1961 2018-06-11 02:19 MIPSpipeline\code\instruction_def.v
文件 1962 2018-06-10 09:53 MIPSpipeline\code\instruction_def.v.bak
文件 21617 2017-08-29 12:46 MIPSpipeline\code\n1_add.s
文件 23516 2017-08-29 12:47 MIPSpipeline\code\n2_addi.s
文件 26216 2017-08-29 12:47 MIPSpipeline\code\n3_addu.s
文件 23516 2017-08-29 12:47 MIPSpipeline\code\n4_addiu.s
文件 7730 2017-08-29 12:47 MIPSpipeline\code\n51_lw.s
文件 21167 2017-08-29 12:47 MIPSpipeline\code\n5_sub.s
文件 26216 2017-08-29 12:47 MIPSpipeline\code\n6_subu.s
文件 23516 2017-08-29 12:47 MIPSpipeline\code\n7_slt.s
文件 9777 2018-06-11 00:43 MIPSpipeline\code\pipe_cu.v
文件 9776 2018-06-11 00:42 MIPSpipeline\code\pipe_cu.v.bak
文件 3196 2018-06-11 00:43 MIPSpipeline\code\pipe_exe_alu.v
文件 3195 2018-06-11 00:42 MIPSpipeline\code\pipe_exe_alu.v.bak
文件 251 2018-06-10 10:49 MIPSpipeline\code\pipe_id_equ.v
文件 408 2017-04-13 10:50 MIPSpipeline\code\pipe_id_ext.v
文件 868 2017-04-12 11:39 MIPSpipeline\code\pipe_id_fw.v
文件 1174 2018-06-10 15:06 MIPSpipeline\code\pipe_id_rf.v
文件 270 2017-04-09 11:43 MIPSpipeline\code\pipe_id_rn.v
文件 177 2018-06-11 02:19 MIPSpipeline\code\pipe_if_im.v
文件 236 2018-06-10 20:43 MIPSpipeline\code\pipe_if_im.v.bak
文件 380 2017-04-13 10:47 MIPSpipeline\code\pipe_if_npc.v
文件 1032 2018-06-10 20:37 MIPSpipeline\code\pipe_if_pc.v
文件 1030 2018-06-10 20:35 MIPSpipeline\code\pipe_if_pc.v.bak
文件 605 2018-06-11 00:14 MIPSpipeline\code\pipe_mem_dm.v
文件 609 2018-06-10 20:44 MIPSpipeline\code\pipe_mem_dm.v.bak
............此处省略234个文件信息
相关资源
- 五级流水线MIPS指令集cpu设计,verilo
- 数字电路课程CPU设计verilog完整代码
- 基于Verilog HDL的卡尔曼滤波器的设计
- cpu_verilog
- fpga与eeprom通信
- verilog8*8点阵动态图案
- Verilog经典教程.pdf
- 跟随小车verilog实现
- BT656 verilog代码720*576
- FPGA蜂鸣器播放音乐
- ADS7841 verlog程序附带Testbench
- Verilog数字VLSI设计教程光盘资料
- 基于Verilog的出租车计价系统
- FPGA实现简单MIPS指令
- 【FPGA】信号发生器266361
- 半加器和全加器
- 八位运算器
- 基于Verilog VHDL的ARINC429通信设计
- 贪吃蛇Verilog
- 流水灯verilog代码
- 基于verilog的MIPS32单周期CPU设计与实现
- windlx实验报告
- RS编码verilog代码与参考文章
- verilog实现自动售货机
- 基于VHDL的贪吃蛇小游戏
- 基于FPGA的uart接口电路设计verilog实现
- MIPSsimMIPS指令系统模拟器.zip
- ADS828verilog驱动程序
- FPGA的SPI Verilog源码,读写flash芯片
- fpga读写sd卡Verilog代码
评论
共有 条评论