资源简介
FPGA数字跑表设计,内附项目设计分析报告+Verilog HDL代码+仿真结果,可直接烧写于FPGA中,适用于FPGA的初学者使用!
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 680 2018-07-09 11:58 数字跑表FPGA\vivado.jou
文件 1101 2018-07-09 11:59 数字跑表FPGA\vivado.log
文件 2002 2018-07-08 18:17 数字跑表FPGA\vivado_4328.backup.jou
文件 85784 2018-07-08 18:17 数字跑表FPGA\vivado_4328.backup.log
文件 102912 2020-06-29 16:22 数字跑表FPGA\分析报告.doc
文件 150 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\java_command_handlers.wdf
文件 61 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\project.wpc
文件 1415 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\webtalk_pa.xml
文件 256 2018-07-09 09:06 数字跑表FPGA\数电大作业.cache\wt\xsim.wdf
文件 59 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\.xsim_webtallk.info
文件 375 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\labtool_webtalk.log
文件 2874 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\usage_statistics_ext_labtool.html
文件 2440 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\usage_statistics_ext_labtool.xml
文件 290 2018-07-08 14:04 数字跑表FPGA\数电大作业.hw\数电大作业.lpr
文件 130 2018-07-08 14:06 数字跑表FPGA\数电大作业.ip_user_files\README.txt
文件 331 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\compile.bat
文件 779 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\compile.log
文件 419 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\elaborate.bat
文件 802 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\elaborate.log
文件 1470 2015-11-18 07:10 数字跑表FPGA\数电大作业.sim\sim_1\behav\glbl.v
文件 300 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\simulate.bat
文件 50 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\simulate.log
文件 460 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test.tcl
文件 31609 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test_behav.wdb
文件 387 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test_vlog.prj
文件 873 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk.jou
文件 942 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk.log
文件 874 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk_6368.backup.jou
文件 943 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk_6368.backup.log
文件 1658 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\xelab.pb
............此处省略60个文件信息
----------- --------- ---------- ----- ----
文件 680 2018-07-09 11:58 数字跑表FPGA\vivado.jou
文件 1101 2018-07-09 11:59 数字跑表FPGA\vivado.log
文件 2002 2018-07-08 18:17 数字跑表FPGA\vivado_4328.backup.jou
文件 85784 2018-07-08 18:17 数字跑表FPGA\vivado_4328.backup.log
文件 102912 2020-06-29 16:22 数字跑表FPGA\分析报告.doc
文件 150 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\java_command_handlers.wdf
文件 61 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\project.wpc
文件 1415 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\webtalk_pa.xm
文件 256 2018-07-09 09:06 数字跑表FPGA\数电大作业.cache\wt\xsim.wdf
文件 59 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\.xsim_webtallk.info
文件 375 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\labtool_webtalk.log
文件 2874 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\usage_statistics_ext_labtool.html
文件 2440 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\usage_statistics_ext_labtool.xm
文件 290 2018-07-08 14:04 数字跑表FPGA\数电大作业.hw\数电大作业.lpr
文件 130 2018-07-08 14:06 数字跑表FPGA\数电大作业.ip_user_files\README.txt
文件 331 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\compile.bat
文件 779 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\compile.log
文件 419 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\elaborate.bat
文件 802 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\elaborate.log
文件 1470 2015-11-18 07:10 数字跑表FPGA\数电大作业.sim\sim_1\behav\glbl.v
文件 300 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\simulate.bat
文件 50 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\simulate.log
文件 460 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test.tcl
文件 31609 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test_behav.wdb
文件 387 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test_vlog.prj
文件 873 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk.jou
文件 942 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk.log
文件 874 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk_6368.backup.jou
文件 943 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk_6368.backup.log
文件 1658 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\xelab.pb
............此处省略60个文件信息
相关资源
- 基于FPGA的自动升降电梯控制器设计
- FPGA实现FFT算法的Verilog 源程序
- EDA电子琴设计课程设计完整代码
- VHDL语言FPGA音乐程序
- 使用SignalTap_II逻辑分析仪调试FPGA例
- 家用防盗报警器的Verilog源代码及原理
- 基于FPGA的存储器实验设计报告.docx
- FPGA通过SPI对ADC配置系列文章.docx
- 电子密码锁verilog语言程序代码.zip
- Xilinx pcie中文快速指南
- 用FPGA实现1024点FFT算法
- 数字控制振荡器_nco_的fpga实现
- TFPGA分析软件
- 基于Quartus2平台实现fsk调制解调
- Verilog课程设计自动售货机
- 基于FPGA的汽车尾灯控制电路的设计
- FPGA数字密码锁的设计
- 基于FPGA密码锁设计
- DE2-115上以RGMII模式发送ARP测试包Veri
- sift算法fpga实现
- 用verilog语言编写的交通灯FSM
- Image2LCD+破解+UCGUI FONT转换工具
- verilog实现的4位节省进位乘法器
- 基于FPGA多通道采样系统设计
- fpga游戏源码
- Crack_Quartus_Prime_Standard_Pro_16.1.rar
- Xilinx Spartan-6 FPGA.IntLib
- Quartus ii 16.0软件+破解器+license+安装破
- AES 加密verilog代码
- 序列检测器\\电平信号_000_001_011_111_序
评论
共有 条评论