资源简介
FPGA数字跑表设计,内附项目设计分析报告+Verilog HDL代码+仿真结果,可直接烧写于FPGA中,适用于FPGA的初学者使用!

代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 680 2018-07-09 11:58 数字跑表FPGA\vivado.jou
文件 1101 2018-07-09 11:59 数字跑表FPGA\vivado.log
文件 2002 2018-07-08 18:17 数字跑表FPGA\vivado_4328.backup.jou
文件 85784 2018-07-08 18:17 数字跑表FPGA\vivado_4328.backup.log
文件 102912 2020-06-29 16:22 数字跑表FPGA\分析报告.doc
文件 150 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\java_command_handlers.wdf
文件 61 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\project.wpc
文件 1415 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\webtalk_pa.xml
文件 256 2018-07-09 09:06 数字跑表FPGA\数电大作业.cache\wt\xsim.wdf
文件 59 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\.xsim_webtallk.info
文件 375 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\labtool_webtalk.log
文件 2874 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\usage_statistics_ext_labtool.html
文件 2440 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\usage_statistics_ext_labtool.xml
文件 290 2018-07-08 14:04 数字跑表FPGA\数电大作业.hw\数电大作业.lpr
文件 130 2018-07-08 14:06 数字跑表FPGA\数电大作业.ip_user_files\README.txt
文件 331 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\compile.bat
文件 779 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\compile.log
文件 419 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\elaborate.bat
文件 802 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\elaborate.log
文件 1470 2015-11-18 07:10 数字跑表FPGA\数电大作业.sim\sim_1\behav\glbl.v
文件 300 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\simulate.bat
文件 50 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\simulate.log
文件 460 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test.tcl
文件 31609 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test_behav.wdb
文件 387 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test_vlog.prj
文件 873 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk.jou
文件 942 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk.log
文件 874 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk_6368.backup.jou
文件 943 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk_6368.backup.log
文件 1658 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\xelab.pb
............此处省略60个文件信息
----------- --------- ---------- ----- ----
文件 680 2018-07-09 11:58 数字跑表FPGA\vivado.jou
文件 1101 2018-07-09 11:59 数字跑表FPGA\vivado.log
文件 2002 2018-07-08 18:17 数字跑表FPGA\vivado_4328.backup.jou
文件 85784 2018-07-08 18:17 数字跑表FPGA\vivado_4328.backup.log
文件 102912 2020-06-29 16:22 数字跑表FPGA\分析报告.doc
文件 150 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\java_command_handlers.wdf
文件 61 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\project.wpc
文件 1415 2018-07-09 11:59 数字跑表FPGA\数电大作业.cache\wt\webtalk_pa.xm
文件 256 2018-07-09 09:06 数字跑表FPGA\数电大作业.cache\wt\xsim.wdf
文件 59 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\.xsim_webtallk.info
文件 375 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\labtool_webtalk.log
文件 2874 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\usage_statistics_ext_labtool.html
文件 2440 2018-07-09 09:27 数字跑表FPGA\数电大作业.hw\webtalk\usage_statistics_ext_labtool.xm
文件 290 2018-07-08 14:04 数字跑表FPGA\数电大作业.hw\数电大作业.lpr
文件 130 2018-07-08 14:06 数字跑表FPGA\数电大作业.ip_user_files\README.txt
文件 331 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\compile.bat
文件 779 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\compile.log
文件 419 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\elaborate.bat
文件 802 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\elaborate.log
文件 1470 2015-11-18 07:10 数字跑表FPGA\数电大作业.sim\sim_1\behav\glbl.v
文件 300 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\simulate.bat
文件 50 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\simulate.log
文件 460 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test.tcl
文件 31609 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test_behav.wdb
文件 387 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\stop_watch_test_vlog.prj
文件 873 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk.jou
文件 942 2018-07-09 09:27 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk.log
文件 874 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk_6368.backup.jou
文件 943 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\webtalk_6368.backup.log
文件 1658 2018-07-09 09:06 数字跑表FPGA\数电大作业.sim\sim_1\behav\xelab.pb
............此处省略60个文件信息
相关资源
- FPGA实现PID.v
- 基于FPGA的sdi视频传输工程(k7_sdi_rx
- FPGA彩条显示
- Xilinx-FPGA-引脚功能详细介绍.doc
- 基于xilinx FPGA的PCIe设计实战
- 基于PCIe的FPGA动态配置设计与实现
- 为什么工程师要掌握FPGA开发知识?
- 数字频率合成dds正弦波基于FPGA的DDS产
- 基于MIPS指令集的32位CPU设计与Verilog语
- Verilog FPGA UART串口控制器
- gmsk调制在FPGA上实现
- 一个简单的verilog编写的DMA IP CORE,和
- FPGA在步进电机驱动上的应用实例及代
- 硬件课程设计—流水灯(quartus软件
- Verilog按键代码
- verilog的PCI源代码,非常详细,顶层模
- fpga实现频率测量
- FPGA开发-ChipScope教程
- 红外循迹小车VHDL程序
- CPLD Verilog数字密码锁 源码
- verilog 实现任意分频方法
- 基于FPGA的USB接口设计
- DE2模拟的交通红绿灯
- SPI Master 的Verilog源代码
- 一种抗SEU存储器电路的FPGA设计
- Cyclone 10LP Remote Update Intel FPGA IP 官方工
- nRF24L01无线模块在单片机与FPGA上的应
- 基于FPGA多协议转换网关设计
- 基于VGA的Flappy Bird的Verilog实现(源码
- fpga数字钟
评论
共有 条评论