资源简介
Formality是高性能、高速度的全芯片的形式验证:等效性检查工具。它比较设计寄存器传输级对门级或门级对门级来保证它没有偏离原始的设计意图。
所谓形式验证,就是通过比较两个设计在逻辑功能是否等同的方法来验证电路的功能。这种方法的优点在于它不仅提高了验证的速度,可以在相当大的程度上缩短数字设计的周期,而且更重要的是,它摆脱了工艺的约束和仿真test bench 的不完全性,更加全面地检查了电路的功能。
Formality 是形式验证的工具,你可以用它来比较一个修改后的设计和它原来的版本,或者一个RTL 级的设计和它的门级网表在功能上是否一致。
Formality 有下面一些特点:
²跟事件驱动的模拟器相比,能要快验证出两个设计在功能上是否等同;
²不依赖于矢量,因此能提供更完全的验证;
²可以实现RTL-to-RTL、RTL-to-gate、gate-to-gate 之间的验证;
²有定位功能,可以帮助你找出两个设计之间功能不等同的原因;
²可以使用的文件格式有VHDL、Verilog、Synopsys 的.db 格式,以及EDIF网表等;
²可以实现自动的分层验证;
²使用Design Compiler 的技术库;
²同PrimeTime 一样提供两种界面:图形用户界面GUI 和命令行界面fm_shell;
代码片段和文件信息
- 上一篇:数字图像处理第三版英文版 pdf
- 下一篇:UML用户指南(第2版).pdf
相关资源
- 小梅哥FPGA自学笔记书本源码
- verilog语言的HDMI模块
- 手把手教你学FPGA设计:基于大道至简
- FPGA数字逻辑设计教程--Verilog(2010 郑
- 高层次综合hls例程
- 博客藏经阁丛书深入理解AlteraFPGA应用
- 基于FPGAOV7725摄像头采集及VGA显示程序
- ARM contex M3 FPGA软核 for xilinx
- verilog LM75A温度传感器
- vivado使用误区与进阶.pdf
- XILINX FPGA数字信号处理权威指南 从H
- 零基础学FPGA基于AlteraFPGA器件VerilogH
- 你好FPGA 高清扫描 无密码 可看
- 电子系统设计与实战STM32 FPGA控制版
- 基于FPGA LPM多功能信号发生器设计
- 使用verilog实现基于FPGA的UART串口收发
- 基于UDP协议以太网通信的fpga实现ver
- 基于CORDIC的指数函数的FPGA实现
- JPEG图像处理verilog详解以及代码实现
- FPGA数字跑表设计
- 基于FPGA的自动升降电梯控制器设计
- FPGA实现FFT算法的Verilog 源程序
- VHDL语言FPGA音乐程序
- 使用SignalTap_II逻辑分析仪调试FPGA例
- 基于FPGA的存储器实验设计报告.docx
- FPGA通过SPI对ADC配置系列文章.docx
- Xilinx pcie中文快速指南
- 用FPGA实现1024点FFT算法
- 数字控制振荡器_nco_的fpga实现
- TFPGA分析软件
评论
共有 条评论