资源简介
vhdl转veilog工具。
代码片段和文件信息
属性 大小 日期 时间 名称
----------- --------- ---------- ----- ----
文件 20232580 2018-09-03 14:40 61IC_S2723.rar
----------- --------- ---------- ----- ----
文件 20232580 2018-09-03 14:40 61IC_S2723.rar
- 上一篇：vue后台管理系统iview框架
- 下一篇：opencv_install
相关资源
- XHDL-4.2.1可用破解版
- Xilinx FPGA设计基础VHDL版
- X-HDL 4.2.1
- 数字钟 数电课程设计 数字钟 电子钟
- 基于VHDL的简易数字秒表的设计
- 《数字信号处理的FPGA实现（第3版）》
- 一个FPGA实现的八人抢答器
- 4*4键盘 VHDL 全部代码
- FPGA电子系统设计项目实战 VHDL语言 第
- 数字设计和计算机体系结构_第二版
- VHDL入门解惑经典经验总结
- 基于VHDL的8位cpu的设计与实现
- 基于VHDL的FIR滤波器的源代码
- VHDL蜂鸣器-生日快乐歌
- EDA课程设计 数字时钟的设计VHDL
- VHDL语言FPGA音乐程序
- 基于VHDL的数字时钟源程序+详细设计报
- VHDL数字密码锁
- 等精度频率计基于quartus ii 平台，用
- 100个VHDL
- VHDL语言100例详解 程序代码
- 基于VHDL的数字秒表的设计
- VHDL语言CPU设计报告
- VHDL编写的交通灯程序
- 华南理工大学VHDL实验数码管与分频器
- VHDL之随机数.7z
- 基于vhdl的串行发送器，状态机编写
- VHDL语言的打砖块游戏
- EDA/PLD中的基于VHDL的交通灯控制器设计
- VHDL 奇偶校验电路
川公网安备 51152502000135号
评论
共有 条评论