DDR SDRAM读写控制模块Xilinx FPGA已封装，带使用说明

封装好的DDR SDRAM读写控制模块，可以直接用的！改为了同步方式，使用简单！基于MIG但是进行了完整封装！本项目采用Verilog编写，本压缩包不仅包括模块的源代码，还附有“使用说明”、“管脚约束文件”、“宏定义文件”，可移植性好，开箱即用。网上关于Xilinx MIG这个控制DDR读写的IP核有不少帖子，但很多实际下板都不好用，本代码经过实际下板验证正常运行。

 属性            大小     日期    时间   名称
----------- ---------  ---------- -----  ----
     目录           0  2019-12-01 16:33  DDR Module\
     文件       10308  2018-12-21 07:59  DDR Module\Defination.vh
     文件        8228  2018-12-22 19:14  DDR Module\Mips54_LoadBoard.xdc
     文件        1838  2018-12-24 14:14  DDR Module\ddr2_read_control.v
     文件        6917  2018-12-24 14:15  DDR Module\ddr2_wr.v
     文件        2988  2018-12-24 14:15  DDR Module\ddr2_write_control.v
     文件        3472  2018-12-24 14:16  DDR Module\sealedDDR.v
     文件      478646  2019-12-01 16:33  DDR Module\DDR模块使用说明.pdf